DSO.ai
もっと詳しく知る →
1つのパッケージ内でダイの自由な组み合わせを可能にする鲍颁滨别规格
米国シノプシス
Product Management & Markets Group
Vice President Michael Posner
Sr Manager Manuel Mota
ムーアの法則が減速する中、物理的な限界を打ち破る革新的な方法がエンジニアの創意工夫から生まれています。マルチダイ?チップ?デザインもその1つで、複数の異種半導体ダイを集積することによって帯域幅、性能、歩留まりの向上が実現します。こうしたマルチダイ?チップ?デザインが可能になった背景には、パッケージング技術の進化に加え、ダイ間接続の標準規格であるUCIe（Universal Chiplet Interconnect Express）が策定されたことが要因として挙げられます。
異なるベンダ、さらには異なるファウンドリ?プロセス?ノードのダイ（チップレット）を自由に組み合わせることにより、チップ设计者は特定の機能に特定のダイを柔軟に割り当てられるようになります。すべての機能を最先端ノードで実装する必要がないため、コスト削減効果を期待できるほか、派生製品ごとにチップ?デザインを変更することも容易になります。UCIe IPはダイ間接続を標準化し、ダイ同士の相互通信を可能にします。
また、IPを単一のベンダから調達すれば、たとえ1つのデザインに異なるベンダや異なるファウンドリ?プロセス?ノードのダイが混在していても、さまざまなプロセス?テクノロジに対してIPを使用したチップ设计および検証フローの完全性が維持されるようになります。それ以外にも、このアプローチには以下の利点があります。
- 设计の期間短縮とリスク軽減
- 结果品质（蚕辞搁）の改善
- 结果达成までの期间（罢罢搁）の短缩
シノプシスは、主要ファウンドリおよび標準?先端パッケージに最適化したUCIe IPソリューションを幅広く提供しており、主要ファウンドリにおいてこれらの利点が既に現実のものになっていることを確認しています。本稿では、1つのパッケージ内で複数のダイを自由に組み合わせることで得られる利点、および複数のファウンドリと複数のノードをサポートしたUCIe IPを単一のベンダから調達することがシリコン成功への近道となる理由について詳しくご説明します。
マルチダイ?チップへの移行を加速させる鲍颁滨别プロトコル
マルチダイ?チップ?デザインは特に帯域幅を必要とするアプリケーションで導入が広がっていますが、そこに安心感をもたらすのがUCIeです。人気が高まっているとはいえ、マルチダイ?アーキテクチャはまだ比較的新しい技術であり、当然そこにはかなりの不安が存在します。ダイ間インターコネクト仕様はいくつか登場していますが、その中でも比較的完全なスタックを定義しているのがUCIeです。このため、UCIeに準拠することでインターオペラビリティとシームレスな接続に関する安心感が得られます。また、1つのパッケージに集積するダイの数が増えるとレイテンシも大きくなります。UCIe IPなら、低レイテンシを維持しながら消費電力の削減と性能の向上を達成できます。UCIe仕様ではPHYの両側に冗長レーンが定義されており、この追加のレーンを修復に使用することで高い信頼性を実現できます。
设计者が特定ベンダのIPを使い慣れている場合、他のIPソリューションも同じベンダーから調達した方がメソドロジやフロー設定の一貫性が維持されるという利点があります。プロセス?ノードが異なっていても、IP関連の成果物に共通性があれば、デザインの実装および検証プロセスを迅速化できます。
シノプシスはマルチダイ?デザイン特有の課題を理解しており、マルチダイ?デザインの成功を阻む障害を取り除こうと考えています。シノプシスのUCIe IPソリューションは、コントローラIP、PHY IP、および検証用滨笔を含んでおり、多くのファウンドリ?プロセス?ノードでシリコン成功を達成しています。また、シノプシスはファウンドリ?パートナーと共同でさらに多くのプロセス?ノードに向けたUCIe IPの開発に取り組んでおり、これによって设计者は1つのパッケージ内で異種ダイを自由に組み合わせるメリットをこれまで以上に柔軟に実現できるようになります。
- 骋濒辞产补濒贵辞耻苍诲谤颈别蝉（骋贵）社：シノプシスとGF社は、同社の12LPおよび12LP+プロセス?テクノロジに対応したUCIe IPを共同で開発しています。これにより、オートモーティブ、AIoT、航空宇宙、政府系アプリケーションにマルチダイの電力効率と性能のメリットがもたらされます。
- Intel Foundry社：シノプシスとこの協業には、Intel社の先端プロセス?ノードに向けたUCIe IPの開発も含まれます。
- Samsung Foundry社：Samsung社のSF5AプロセスでUCIe-Standard IPのテープアウトが成功したことにより、顧客はマルチダイ?デザインへシームレスに移行できるようになっています。それと同時に、シノプシスとSamsung Foundry社はいくつかのノードでUCIe-Standard IPとUCIe-Advanced IPの開発も進めています。
- 罢厂惭颁社：シノプシスとTSMC社は、同社のN3EおよびN5プロセス?テクノロジで先端パッケージング技術および最大24 Gbpsのデータ?レートをサポートしたUCIe IPのシリコン成功を達成するための協業を開始しています。
鲍颁滨别规格の未来を形づくる
2022年のリリース以来、鲍颁滨别规格は进化を繰り返しながら普及を拡大してきました。これまでの鲍颁滨别规格は主にダイ间通信仕様でしたが、最终的にはダイ间インターフェイスのコンプライアンスを定义し、チップレットの管理および统制方法のガイドラインを提示し、チップレットおよびマルチダイ?デザインのセキュリティに関する大枠を规定したチップレット仕様としての性格を强めていく可能性があります。
UCIe Consortiumのメンバーとして、シノプシスは他の业界リーダー各社と協力し、UCIe規格のさらなる進化の方向性を決定する作業に参加しています。IP開発およびマルチダイ?デザインにおける高度なノウハウを活かし、シノプシスはマルチダイのコンセプトをシリコン成功につなげられるよう支援しています。マルチダイ?デザインがムーアの法則に新たな息吹を与える中、UCIeは半導体业界の未来を左右する重要な役割を果たそうとしています。