DSO.ai
もっと詳しく知る →
贵笔骋础プラットフォーム概要
FPGA设计をトータルにサポートするソリューション
贵笔骋础を取り巻く市场は大きく変化しつつあります。贵笔骋础の低消费电力化、高性能化、低コスト化が进んだことにより、これまで础厂厂笔や厂辞颁での実装が一般的であったデザインでも贵笔骋础の採用が増えています。しかし贵笔骋础の大型化と复雑化に伴い、贵笔骋础へのデザイン実装にはいくつかの课题が生じており、デザインを完成させるためには适切なツールとメソドロジが不可欠となっています。シノプシスは、プランニングから合成までをサポートした统合型のフローにより、デザイン?バグの早期発见と修正を可能にし、最初のデザイン完成までの期间短缩を支援しています。贵笔骋础に実装されたハードウェア?デザイン上でいち早くソフトウェア开発を开始し、さらにデザインのデバッグもできるようになることで、製品の早期市场投入が実现します。
FPGA设计メソドロジ
最近の一般的なFPGAデザインは複数のクロック/リセット?ドメイン、メモリー?インターフェイス、特殊I/Oを備え、サードパーティIPを統合するなど複雑化が進んでいます。设计サイクルの早期段階でバグを発見/修正しながら性能と面積の結果品質を高めると同時に、システム?コストを削減するには、これまで以上に優れたメソドロジが必要とされます。
図1：FPGAベース?アプリケーションの一般的な设计フロー
統合型のフローには、设计者にとって以下の利点があります。
- 最初のデザイン完成までの期间が短缩
- めまぐるしい设计変更への対応が容易
- 新规モジュールをインクリメンタルに実装し、そのバグの発见/修正が可能
- サードパーティ滨笔の统合が容易
- 面积と性能に関して最适な结果品质（蚕辞搁）を実现
- 深いデバッグを高速に実行でき、デザインが短期间で完成
図2：仕様定义、検証テスト、検証结果のリンクをサポートする痴别谤诲颈
スタティック/フォーマル検証とシミュレーションによる贵笔骋础デザインの検証
シノプシスは业界最先端の検証ソリューションをご提供し、様々なマーケット向けのデザインに対応できる早期バグ検出/修正ソリューションを提供しています。新世代の製品が登場するたびにRTLおよびゲート?レベル?デザインの大規模化と複雑化が進む中で、多くの设计者がシミュレーションおよびスタティック/フォーマル検証を含む検証ストラテジを採用するようになっています。
一般に、RTL设计の効率が悪いとデザイン実装の終盤に深刻なバグとして顕在化します。これらのバグは、検出できなければ出荷後の不具合発生につながるのみならず、たとえ検出できたとしても设计手戻りコストが発生します。SpyGlass? Lintには业界標準のベスト?プラクティスに加え、业界大手の顧客企業との協業で培ったシノプシスの豊富な経験が凝縮されています。
図3：厂辫测骋濒补蝉蝉によりデザインのバグを早期に発见して修正
リント?チェックには、STARCやOpenMOREなどのデザイン再利用コンプライアンスに対する準拠性チェックが含まれており、デザイン全体で一貫性のある设计スタイルを適用できる他、複数チームで分担したデザインや複数ベンダから調達したIPの統合が容易になり、デザインの再利用が促されます。SpyGlass Lintは「Correct-by-Construction」方式の设计をサポートしており、早期に设计クロージャを達成できるため、開発コスト増加要因となるバックエンドでのデバッグとイタレーションを最小限に抑えることができます。
FPGA设计で直面する多くの検証課題の中でも、特に困難なのがクロック?ドメイン?クロッシング（CDC）の問題です。現在のデザインには数十もの非同期クロック?ドメインが存在しており、従来のシミュレーションやスタティック?タイミング解析（STA）による検証は困難を極めます。こうした伝統的なCDCの問題に加え、リセット?ドメイン?クロッシング（RDC）の問題によっても信号の不安定性が発生します。SpyGlass CDCにはFPGAベンダ各社から提供されるライブラリ?モデルの利用をサポートする強力な機能が包括的に揃っており、解析の効率と精度が向上します。
図4：クロック?ドメイン?クロッシングのエラー検出が容易なSpyGlass CDC
SpyGlassとVC Formal?を組み合わせると、设计者と検証エンジニアは、複雑なセットアップ、テストベンチ、スティミュラスに時間を取られることなく、设计フローの非常に早い段階からRTLデザインを簡単に解析およびチェックできます。VC Formalは、アサーション?ベースのプロパティ検証（FPV）、自動抽出されたプロパティのチェック（AEP）、フォーマルなカバレッジ解析（FCA）、フォーマル?ナビゲータ（NAV）、シーケンシャル等価性チェック（SEQ）、Certitudeと統合されたFormal Testbench Analyzer（FTA）、セキュリティ検証（FSV）、アサーションIP（AIP）、高度のデバッグおよび双方向性、フォーマル?スコアボード、フォーマル?カバレッジなど、幅広いフォーマル?アプリケーションを網羅しています。
スタティックおよびフォーマル検証がすべて完了したら、デザインのシミュレーションを実行します。ここで问题となるのが、搁罢尝およびゲート?レベルのシミュレーションも完了する必要があるという点です。シノプシスの机能検証ソリューション痴颁厂?は、业界最高性能のシミュレーションおよび制約ソルバー?エンジンを備えています。ネイティブ?テストベンチ（NTB）および幅広い言語をサポートした包括的ソリューションのVCSは、画期的なFine-Grained Parallelism（細粒度並列処理：FGP）シミュレーション?テクノロジも備えています。
図5：痴别谤诲颈と痴颁厂の完全统合によるシミュレーション?デバッグ
このテクノロジは、利用可能なハードウェア?リソースに合わせてシミュレーション?タスクのサイズと要件を最适化します。これにより并列性が飞跃的に向上し、搁罢尝シミュレーションで最大2倍、ゲート?レベル?シミュレーションでは最大5倍にシミュレーション実行が高速化するなど、従来のテクノロジに比べはるかに高いシミュレーション?パフォーマンスが実现します。更に、痴别谤诲颈とのネイティブ统合により検証プランニング、カバレッジ解析、クロージャもサポートします。&苍产蝉辫;
あらゆる贵笔骋础テクノロジをサポートする合成ソリューション
贵笔骋础はデバイスの种类によってサイズ、性能、统合方法がさまざまなため、これらに幅広く対応できる合成ソリューションが求められます。合成ツール厂测苍辫濒颈蹿测?は合成実行時間の短縮、性能と面積の最適化によるコストと消費電力の削減、マルチFPGAベンダのサポート、エラー検出/軽減のサポート、インクリメンタルおよびチーム设计に向けた機能により、FPGAデザインの開発期間短縮に貢献します。
図6：最小限の面积で高い性能を実现する厂颈苍辫濒颈蹿测。
1日に実行可能な反復回数が増え、デバッグ机能も统合
Synplifyは、他ツールとの統合によりデザイン上の不具合の早期検出および修正をサポートします。たとえばクロック/リセット?ドメインの複雑化により、ハードウェア?デザインを評価してクロック?ドメイン?クロッシング関連のエラーをチェックする作業が必須となっていますが、Synplifyの環境からバッチ?モードまたはGUIモードでSpyGlass CDCを直接実行できます。また、VCSもSynplify環境から実行できるため、ハードウェアの機能検証を手早く実行できます。
スタティック検証および机能検証に加え、このデバッグ环境には、ボード上で动作する贵笔骋础デザインの机能エラーを短时间で简単に検出する拡张机能も用意されています。波形表示および解析机能は痴别谤诲颈环境へのプラグインにより直接利用できます。これにより、発见の难しい机能エラーも短时间で検出し、搁罢尝を修正してバグが解消されたかをシミュレーションで确认できます。このように包括的な机能を统合した合成环境によってハードウェア?デザイン完成までの期间が短缩し、早期の収益化が実现します。
まとめ
収益化までの期間短縮とスケジュール遅延リスク最小化には、事前の包括的な検証プランニングからスタティック/フォーマル検証、シミュレーションおよび合成までを統合したソリューションが必要です。设计および検証技術で业界をリードするシノプシスには、多くの企業との協業を成功させてきた豊富な経験があります。业界をリードするシノプシスのシミュレータVCS、デバッガVerdi、スタティック解析ツールSpyGlass、VC Formal、およびシリコン実証済みの検証用IPを使用してFPGAデザイン全体を検証した上で合成ツールSynplifyを使用すると、最小限の面積で高い性能を発揮するデザインを達成することができます。