DSO.ai
もっと詳しく知る →
3DIC Compilerを利用して2.5D/3Dマルチダイ?パッケージ開発に成功したGUC
寄稿:&苍产蝉辫;WeiHsun Liao (Global Unichip Corp.（GUC）コア?メソドロジ部門マネージャ代理)
急速に進化するASIC设计の世界において、モノリシックから2.5Dおよび3Dマルチダイ?アーキテクチャへの移行は飛躍的な前進を意味します。チップレットと呼ばれる複数のダイを1つのパッケージに集積するこのアプローチでは、IC设计に新次元の技術革新が求められるだけでなく、整合性確保と集積にあたっての複雑度も高まります。この技術革新のトップランナーであるは、アーキテクチャ検討 からサインオフまでをサポートしたシノプシスの統合型プラットフォーム3DIC Compilerの威力を効果的に引き出し、チップ设计プロセスの合理化と全体的なサイクル?タイムの短縮に成功しました。
骋鲍颁は先ごろ、シノプシス?ユーザー会SNUG Silicon Valley 2024でマルチダイ?テープアウトに関するプレゼンテーションを行いました。同社はシノプシスの3DIC Compilerを利用し、ダイのフロアプランニングおよび関連するバンプ割り当ての実装を効率化しています。3DIC Compilerには物理および論理接続のチェックや、ダイ間での迅速な情報同期に役立つ機能もあり、最終的にGUCの2.5および3D CoWoS（Chip-on-Wafer-on-Substrate）デザインのチップ设计サイクル短縮に貢献しています。
2.5Dおよび3D IC设计の課題
2.5D ICと3D ICの设计アプローチを区別すること は、より高性能?高集積システムに対する需要の高まりに応える上で非常に重要になってきます。いずれの手法にも特有の課題と利点があり、アプリケーション要件に合った手法を選択する必要があります。
通常、2.5Dおよび3Dデザインでは、CoWoSのように インターポーザを使用し、マイクロバンプやC4バンプ、およびシリコン貫通ビア（TSV）によってシリコン?ダイを基板に接続します。このアーキテクチャではヘテロ集積がサポートされるほか、複数のチップレットを組み立ててメモリー帯域幅を拡大することもできます。ただし、これにはいくつかの課題もあります。
- インターポーザの制约：インターポーザが大型化すると、そのサイズの管理が设计上の重大な課題となります。インターポーザが大きくなると、熱的および機械的応力への耐性要件が複雑になり、バンプ?クラックなどの問題が生じやすくなります。
- ダイ间接続：IR品質を維持し、組み立ての問題を軽減するには、効果的なダイ間バンプ割り当てが不可欠です。マイクロバンプの位置は、设计プロセスの早期段階で決定しておかないと、度重なる変更が発生します。また、性能仕様を満たすには堅牢なダイ間配線パターンが必要です。
- 笔滨と厂滨：高電力デザインでは、シグナル?インテグリティ（SI）とパワー?インテグリティ（PI）の特性向上のため、インターポーザにeDTC（embedded Deep Trench Capacitor）を作り込む必要があります。SI/PIのシミュレーションには時間がかかる上、すべてのチャネルが平衡であることを確認する必要があります。
一方、SoIC（System on Integrated Chips）などの3D设计ストラテジでは、ハイブリッド?ボンディングを使用してチップを直接積層します。この積層方法は2.5Dデザインとは大きく異なっており、ハイブリッド接合によりチップを小型化でき、歩留まりと生産性が向上します。ただし、以下のような課題が存在します。
- ハイブリッド?ボンディング自体の问题：3顿デザインでは、ダイ间インターフェイスを管理してハイブリッド接合の割り当て精度を高めることが非常に重要です。これには、3顿阶层型デザイン内でダイ间の阶层ブロック?スタンディングおよびフリップ?アライメントへの対処も含まれます。
- 热および电力管理：3顿积层では、电力计画と热管理に関して复雑な问题が発生します。滨搁/贰惭サインオフ、消费电力、罢厂痴の数とピッチの见积もりに関する効果的なストラテジが极めて重要になります。また、3顿积层では过热を防ぐために详细な热解析も必要です。
- 信号および电源配线：積層した各ダイでインテグリティと性能を確保するには、電源/グランドと信号のハイブリッド接合を協調设计する必要があります。これには、ダイ間結合の抽出や、3D積層のスタティック?タイミング解析（STA）におけるプロセスばらつきへの対処も含まれます。
- テスト容易化设计（DFT）：3顿デザインでは、积层したダイ全体で适切に故障を検出できる顿贵罢スキャン方式を実装すること、およびプロセスばらつきチェックとレイアウト検証（顿搁颁/尝痴厂/3顿积层チェック）を确実に実行することも非常に重要な点となります。
マルチダイ?システムへの移行をお考えですか？
解説记事、必要な準备、成功への最短距离をご绍介します。
3DIC Compilerの主な機能と革新的テクノロジ
2.5Dと3Dのどちらのデザイン?アプローチを選ぶかは、サイズ、性能、集積の複雑さなど、個々のアプリケーション要件に大きく依存します。シノプシスの3DIC Compilerは数多くのツールを統合型プラットフォームとして提供しており、GUCはこれらを活用してマルチダイ?システム设计におけるさまざまな重要課題を解決しています。
配线の自动化と最适化：3DIC Compilerの自動配線機能により、GUCはHBM3信号配線の実装時間を50%削減しながら7.2 Gbpsの性能目標を達成することに成功しました。GUC社内には、パワー?グリッド?チューニング、信号シールディング最適化、SI検証に関する高度なノウハウがあり、これによってさらなる効率化を達成しています。
効果的なデザイン管理：このプラットフォームでは各チップレットの设计仕様が厳格に管理されるため、设计データベース、ライブラリ、テクノロジ?ファイル、制約ファイルの管理（バージョン管理を含む） が容易です。複雑なプロジェクト全体で一貫性と精度を維持するには、このような管理の合理化が不可欠です。
高度な検証と统合：3DIC Compilerに3Dbloxを統合することで、ダイ間のRC抽出、STA、および物理検証の効率が向上します。この統合により、设计の各ステージでサインオフ要件を確実に満たすことができ、最終製品の信頼性が向上します。
チップ设计プロセスのあり方を変革し、市場投入までの期間を短縮
ここまでに挙げた3DIC Compilerの機能はいずれも時間の節約とデザイン最適化 に直接貢献するもので、GUCもこれらの恩恵を実際に体験しました。
GUCのWeiHsun Liao氏（コア?メソドロジ部門マネージャー代理）は次のように述べています。「シノプシスの3DIC Compilerをプラットフォームとして使用した結果、GUCは设计?検証プロセスを最適化できただけでなく、マルチダイ?パッケージの市場投入までの期間を飛躍的に短縮することにも成功しました。配線の自動化により実装時間を50%削減できたほか、強力なサインオフ?ツールも組み込まれているため、GUCは反復设计の課題対処に追われることなく、イノベーションと生産性に専念できています。」
半導体业界が、より複雑で統合されたソリューションへと向かう中、シノプシスの3DIC Compilerは、高まる複雑さを管理して次世代マルチダイ?パッケージを成功させる上で不可欠なプラットフォームとなります。3DIC Compilerでこれらの課題に対処することにより、GUCは先進のマルチダイ?パッケージの開発において业界をリードし続け、これからのエレクトロニクス设计の課題を克服する上で2.5Dおよび3Dテクノロジが持つ可能性の大きさを示しています。
マルチダイ?イノベーションを推进
先进テクノロジへの移行支援として、シノプシスはヘテロジニアス?インテグレーションを短期间で実现する包括的かつスケーラブルなマルチダイ?ソリューションをご提供しています。