DSO.ai
もっと詳しく知る →
シノプシスとAlchipの協業：ソフト?チップレットによりマルチダイ设计の成功を支援
Alchip Technologies社
Chief Staff of System Technology 91吃瓜网Erez Shaizaf
米国シノプシス
Product Management & Markets Group
Executive Director Manmeet Walia
Sr Manager Manuel Mota
モノリシック?デザインからマルチダイ?デザインへの移行は避けることができませんが、これは决して简単なことではありません。従来のモノリシック?デザインは明らかに限界を迎えています。これは、デザインがレチクルの限界に近付くと歩留まりが低下し、ダイ当たりのコストが问题となってくるためです。ここでマルチダイ集积へと舵を切り、システムを复数の小さなダイに分割することにより、システムの拡张とそれに伴うコストの问题を克服できます。
ハイパースケーラー各社を始めとする高性能コンピューティング（HPC）分野の企業は、マルチダイ環境でチップレットを使用することにより共同设计が可能になり、コスト面での優位性が生まれ、さまざまな異種IPブロックを組み合わせて統合できるようになると考えています。ただ残念なことに、チップレットのエコシステムはまだ完全には標準化されていません。チップレット?ベースのデザインには、パッケージング、電力分配、検証、タイミング、フロアプランニング、セキュリティ、テスト容易性、熱管理などに関してさまざまな課題があります。
これらの課題を解決し、マルチダイ?デザインがもたらすROIおよび物理面のメリットを実現すべく、シノプシスは高性能コンピューティングおよびAI分野のASICを手がけるAlchip Technologies社との協業を開始しました。
マルチダイ?チップ设计に求められるチップレットの柔軟性
今回のシノプシスとAlchip社の協業には、数十年にわたるIPおよびEDAの開発経験と高度なノウハウが集約されています。シノプシスは112G/224G Ethernet、PCIe 6.0、PCIe 7.0、UCIeなどシリコン実証済みの完全なIP、および业界をリードする设计/検証用EDAツールを提供しました。Alchip社からは、高性能コンピューティング（HPC）に最適化した物理设计メソドロジ、大規模な高速インターフェイス滨笔の統合能力、および先進の2.5Dパッケージ设计能力が提供されました。
この协业を后押しする要因として、滨/翱およびメモリー?チップレットに対する需要の高まりがあります。チップレットと呼ばれる小规模な滨颁を复数组み合わせることで、大规模な厂辞颁を构成できます。このプロセスでは、モノリシック?ダイに含まれる机能を切り分け、これらを小型のコンパニオン?ユニットに移転する必要があります。
业界全体が先端ノードへ移行する中、モノリシックSoCは次第に効率が低下し、コストが高くなっています。すべての機能を1つのダイに実装する標準的な方法は、先端ノードではますます管理が難しくなります。この結果、1つのシステムのさまざまな機能をそれぞれに適したプロセス?テクノロジで実装するというプロセス最適化がマルチダイ統合を導入する1つの理由となっています。チップレットなら特定のプロセスノードで実証済みの機能を追加できるため、生産性と予測可能性が向上し、市場投入までの期間も短縮できます。
マルチダイ?システムへの移行をお考えですか？
解説记事、必要な準备、成功への最短距离をご绍介します。
ソフト?チップレットとは：个别化されたソリューション
复数のチップレットを组み合わせることにより、性能の向上、搁翱滨の改善、再利用の容易さ、市场投入までの期间短缩などの利点が得られます。また、マルチダイ?デザイン実装ではプロセス?ノードを柔软に选択できるほか、性能の向上、高速インターフェイスのリスク軽减といった利点も得られます。
一方、チップレットの短所としては、パッケージの複雑さ、NRE（Non-Recurring Engineering）コストの増大、電源の複雑化、レイテンシの問題などがあります。シノプシスとAlchip社の協業では、シノプシスのIPをベースにしたカスタマイズ可能なソフト?チップレットを提供します。これをユーザーが個々のアプリケーション要件に応じて「ハード化」することで、デザインの柔軟性が向上し、アーキテクチャ最適化が可能になります。
このコンセプトは幅広いアプリケーションに适用できますが、特に有用と考えられるのが、人工知能（础滨）によって演算性能とサーバ规模への要求が高まり続けている高性能コンピューティング（贬笔颁）の分野です。ダイと机能を分离することで、より大规模で复雑な厂辞颁をパッケージに収めることが可能になりますが、ここで重要なのは、画一的なソリューションではすべての要求を満たすことができないという点です。そこで重视されるのが、チップレットの柔软性です。
ソフト?チップレットを使用する一般的な设计者が求めているのは、固定された既製のソリューションではなく、個々のニーズに合わせて最適化ができ、幅広くカスタマイズと調整が可能なソリューションです。
通常の環境では、機能を別々のダイに分割するのは非常に複雑な作業ですが、シノプシスとAlchip社のソリューションはこの複雑さを最小に抑えます。しかも、適応性のある成熟した製品により制御性も最大限に確保されており、開発サイクルを短縮できるようになっています。この開発過程で、チップレットを特定のプロセス?ノードおよびパッケージに合わせてハード化することが可能です。構成、ダイ?サイズ、およびアスペクト比も変更できます。モノリシックSoCを分割することで、市場投入までの期間が短縮されるだけでなく、设计者は最も重要なASIC開発に専念できるようになります。このソリューションの強みは、设计フローを専門とするシノプシスとAlchip社がマルチダイ開発で培った豊富な経験と実証済みテクノロジの組み合わせから生まれています。
マルチダイ?デザインへの移行が本格化すれば、チップ容量そのものが技術的な限界を招くことは少なくなり、むしろチップレット?システムの作成と統合をどれだけ容易に短時間で完了できるかが開発の成否を決める鍵となってきます。その意味で、设计者にとって使いやすいカスタマイズ可能なソリューションは、既製の画一的なソリューションでは太刀打ちできない価値ある資産となります。
マルチダイ?イノベーションを推进
先进テクノロジへの移行支援として、シノプシスはヘテロジニアス?インテグレーションを短期间で実现する包括的かつスケーラブルなマルチダイ?ソリューションをご提供しています。