Design Compiler NXTは、2倍の実行スピードと優れた设计結果品質、クラウド対応の新しい分散処理エンジンをご提供します
业界標準の論理合成ツールDesign Compiler? Graphicalの後継として革新的な合成テクノロジを搭載したDesign Compiler NXTは、设计者の皆様に2倍の実行スピードと優れた设计結果品質、クラウド対応の新しい分散処理エンジンをご提供します。Design Compiler GraphicalとIC Compiler? Ⅱの間の従来のテクノロジ?リンクが強化され、合成と配置配線の間でタイミングおよび寄生抵抗/容量(RC)の相関性が更に向上します。Design Compiler NXTの合成テクノロジは、5 nm以降の次世代プロセス?ノード?テクノロジもサポートします。
Design Compiler NXTは、业界をリードする合成ツールDesign Compiler Graphicalに数々の先進機能を追加し、最先端のテクノロジ?ノードを利用したデザインに设计生産性と結果品質の向上をもたらします。
実行スピードの大幅な向上により、最先端のテクノロジ?ノードを利用したSoCでも短期間でのデザイン?クロージャが可能です。Design Compiler NXTは、内部コア?エンジンの高速化によって幅広い種類のカスタマー?デザインで実行スピードの向上を実現するとともに、新しいスマートなマルチスレッディング?テクノロジにより最大8コアまでのスケーラビリティを達成し、合成最適化のあらゆるステージで実行スピードが向上します。また、新しい分散処理エンジンはインテリジェントなワークロード分割をサポートしており、分割したワークロードを別々のマシンに送信し、デザイン全体の物理/論理コンテキストを維持したまま動作させて最適化を実行できます。特に先端ノードを使用した大規模なデザインでこのアプローチを利用すると、結果品質に妥協することなく実行スピードを向上させることができます。
図1:実行スピードが向上したDesign Compiler NXT
各種の最適化により、ダイナミック消費電力を5%削減できます。マッピング、論理再構成、再配線などの機能に新しい手法を導入することで、タイミング、面積、配線混雑度に影響を与えることなくダイナミック消費電力を削減します。また、IC Compiler ⅡのCCDテクノロジを利用してスキューを動的に管理することで、タイミングおよびパワー?リカバリーを改善します。
Design Compiler NXTはビア?ピラー、Pattern-Must-Join、自動NDR(Non-Default Rule、ピン?アクセスの考慮、バリアントを考慮したライブラリ、レイヤを考慮した最適化などさまざまな要件を引き続きサポートすることにより、5 nm以降の先端ノードに対応した合成テクノロジをリードします。また、現在開発中の次世代量産プロセス?ノードで性能/消費電力/面積のメリットを引き出せるよう、ファウンドリの要求とカスタマーの期待に応える新しい合成機能の開発も進めています。
図2:先端プロセス?ノードのサポート
ジオメトリの微細化によってデザインがますます複雑になる中で、RTL设计者は合成結果とレイアウト結果のより緊密な相関性を求めています。RTL-to-GDSフローの効率を最大限に高めるため、Design Compiler NXTは、単位RCモデリングやビア推定などネット?トポロジーの寄生推定に関してIC Compiler Ⅱとの整合性を取りながら、ローカル密度も考慮して寄生計算を実行します。高精度タイミング?モデルを使用してパス単位およびエンドポイント単位の計算を実行することにより、合成と配置配線の相関性が更に改善します。
図3:搁罢尝、スケマティック、タイミング、レイアウト?ビューの间でクロスプローブをサポート