91吃瓜网

多晶粒系統架構设计的關鍵考量點

對於單一SoC而言，架構设计探索階段需要考慮一系列因素，包含軟硬體分割(hardware/software partitioning)、IP選擇配置和連接、宏觀架構、互連和记忆体尺寸、以及功率分析等，此處僅列舉部分內容。這些對系統效能和功率損耗會產生一級影響(first-order effect)的參數，需要在早期階段進行分析，以確保可以達到设计的效能目標和功率預算(power budget)。

而多晶粒系統則是將異質晶粒(heterogenous dies)整合在單一封裝中，並帶來了更多的考慮因素，例如：

• 要建立一个满足架构需求的系统，需要组装哪些种类的晶粒(诲颈别)或小晶片(肠丑颈辫濒别迟)？
• 要在哪裡划定晶片之"间的切割线(肠耻迟濒颈苍别)？
• 要使用哪些协定进行裸晶到裸晶(诲颈别-迟辞-诲颈别)的连接？
• 裸晶边界对功率和效能有什麼影响？
• 由於可能有多個裸晶存取和共享记忆体的共同區域，那麼將如何配置记忆体使用率和一致性？
• 是否会在整个系统中重复使用任何现有的晶粒?

这些决定可能会引发不同效能、功率和延迟影响的频宽瓶颈。在此阶段，还必须决定裸晶到裸晶互连的封装与配置。

考量這些因素，在多晶粒系統的早期架構设计階段，有三個主要任務需要完成：

• 将系统功能划分為晶粒和晶粒内部元件
• 优化多晶粒系统，尤其是跨晶粒边界的通讯
• 加速整体架构实现，使下游的硅晶片、封装和软体团队能够执行任务

靜態試算表和公司內部工具可用於追蹤功率、效能和熱能關鍵績效指標(KPI)。這通常是單一SoC用來管理此類KPI的方式，隨著设计進入每個階段，不同的團隊將共享試算表。然而，基於試算表的方法容易出錯，無法讓多晶粒系統设计團隊達到其KPI。如果多晶粒系統或其任何底層元件不符合功率或效能要求，那麼因此造成的架構设计延遲，可能會導致晚期階段的重新设计(redesign)或所費不貲的重新流片(respin)。

在早期阶段识别效能和功率瓶颈

新思科技多晶粒系統平台架構(Platform Architect for Multi-die Systems)解决方案可提供基於模型的早期架構探索，在暫存器轉換層級(RTL)可以使用之"前的6至12個月，就讓您能夠及早識別效能、功率和熱能的瓶頸。該解决方案可以快速擷取軟體工作負載，有效掃描设计空間並進行對KPI的敏感度分析及權衡。它消除了多晶粒系統架構设计的風險，同時降低了设计重新流片(respin)的成本。這項技術還能夠：

• 以最佳化方式，将多晶粒系统分割成多个裸晶
• 直觀地配置功能和记忆体，以限制晶片到晶片(chip-to-chip)的流量
• 基於晶粒选择进行有效率的延迟和效能动态分析
• 更快速的晶粒到晶粒(诲颈别-迟辞-诲颈别)连接决策
• 验证晶粒整合以及分解的影響
• 更高层级的抽象功率分析

作為基於模型的解决方案，多晶粒系統平台架構解决方案可擷取多晶粒系統的可執行規格。該規格由應用工作負載和硬體架構模型所構成。工作負載模型代表該應用的處理和通訊需求。硬體架構模型則提供了執行工作負載的可用资源，包括所有晶粒以及它們如何彼此互連，還有與共享记忆体子系統的連接。將工作負載模型映射到硬體模型，定義了應用任務將在晶片上的分割。同樣地，將資料結構映射到记忆体位置，可以確定系統中產生的資料流量(traffic stream)。

多晶粒系統平台架構解决方案配備了龐大的模型庫，以支持系統模型創建。該系統模型一旦建立完成，即可用於快速地探索设计空間，並快速分析设计和配置參數對效能和功率KPI的影響。

多晶粒系統平台架構解决方案是新思科技全方位多晶粒系統解决方案的一部分，可加速異質整合。該解决方案包括用於早期架構探索、快速軟體開發和系統验证、高效的晶粒/封裝協同设计、穩健安全的晶粒到晶粒連接、以及強化製造和可靠度的EDA和IP产物。多晶粒系統平台架構解决方案的資料可以匯入Synopsys 3DIC Compiler，一個從探索到签核的統一平台，以檢查物理架構考慮因素，反之"亦然，同時確保在架構規格階段將物理層面納入考量。

总结

多晶粒系統已成為頻寬密集應用设计人員的首選架構。該系統提供了延伸摩爾定律(Moore’s Law)並加速系統功能擴展的方法。然而，在架構探索階段，該系統仍有其獨特的考慮因素。而基於模型的動態解决方案，例如新思科技多晶粒系統平台架構，可提供分析和模拟功能，協助實現符合功率和效能KPI以及進度目標的多晶粒系統。