DSO.ai
由人工智慧驱动的设计应用
瞭解更多
新思科技HAPS-200 與 ZeBu-200 擴展業界最高效能的硬體輔助验证产物組合
我們很高興在此為您介紹新思科技高效能硬體輔助验证(HAV)产物組合的：HAPS-200 與 ZeBu-200。
這兩款解决方案採用最新的 AMD Versal Premium VP1902 自適應系統單晶片(SoC)，相較於前一代产物 HAPS-100 和 ZeBu EP，能提供更快的執行效能、更優異的編譯時間，以及更高的除錯生產力。
ZeBu-200進一步以更高的效能仿真支援高達 154 億閘級(15.4 BGs) 的设计容量，強化 ZeBu Server 5 這個業界容量最大、密度最高的仿真系統；協助開發者能夠更靈活地在效能、容量與密度之間進行選擇。
開發者也能透過混合仿真體驗加速的軟體设计上線(如在行動應用中啟動安卓系統)，而這個混和仿真現在支援我們的 Virtualizer 虛擬原型技術中最新、更快的多執行緒(multithreading)技術。
最後，新思科技也正在和客戶合作，將模組化 HAV 方法(Modular HAV Methodology) 從 HAPS 原型设计擴展到 ZeBu 仿真，從而解決 60 BG 以上先進设计的验证挑戰。
圖 1：業界最高效能的硬體輔助验证产物組合
是什麼驱动了这些扩展？
複合性的複雜度，包括軟體、硬體、介面以及工作負載優化的架構等， 正為當今最先進的晶片、系統單晶片(SoC) 以及多晶片设计創造巨大挑戰。尤其在验证與軟體開發流程中，可能需要經歷千兆級的測試與验证週期，涵蓋模拟、仿真與原型開發等階段。因此，市場對能加速先進晶片设计的開發與验证，並確保軟體定義系統能發揮最佳功能的更快速硬體輔助验证(HAV) 解决方案出現明確的需求。
圖 2：日益複雜化的挑戰推動硬體輔助验证需求
新思科技始終在處於HAV 創新技術的前端。HAPS-200 和 ZeBu-200 系統均建立於新思科技仿真與原型就緒(EP-Ready)硬體之上，這是一項我們 的突破性概念。這些系統運用 AMD 最新的現場可程式化閘陣列(FPGA)創新，為各種设计規模與使用案例提供業界領先的效能。
透過這些創新技術，HAPS-200 和 ZeBu-200 提供無與倫比的靈活性，提高客戶投資報酬率，最終改變先進晶片與軟體定義系統的验证流程。
效能最佳化：HAPS-200 次世代原型设计
HAPS-200 針對高效能硬體與軟體验证任務，可提供領先業界的執行時間，同時也適用於高速介面協定验证、合規性測試與認證。
- 提供相較於前一代 HAPS-100 高達 2 倍的验证效能 與 4 倍偵錯速度。
- 透過非同步设计設定，達到高達數十兆赫茲 (MHz) 的執行速度，介面協定子系統更可達 400 MHz以上。
- 可與現有 HAPS-100 原型環境、HT3 連接器與相關配件搭配使用。
- 從單顆 FPGA 擴展至多機架配置，支援高達 10.8 億閘級(BG) 的设计容量。
- 简易重新配线进行效能最佳化。
- 利用EP-Ready 硬體的ZeBu 軟體，可配置為仿真用途
靈活性最佳化：ZeBu-200 高效能仿真
ZeBu-200 在仿真應用案例中提供領先業界的效能(包括 RTL 验证、性能/低功耗分析)、軟體啟動以及進階偵錯。
- 相較於前一代 ZeBu EP1 和 ZeBu EP2 提供高達 2 倍的執行效能、8 倍的偵錯速度、6 倍的设计容量，並具備更快的編譯速度。
- 可擴展到 154 億閘級(15.4 BGs)。
- 提供強化的追蹤记忆体，能夠快速擷取设计波形並追蹤。
- 透過 HAPS ProtoCompiler 搭配 EP-Ready 硬體，可配置為原型设计用途。
仿真与原型就绪硬体架构提供无与伦比的投资报酬率与灵活性
HAPS-200 和 ZeBu-200 建立於仿真與原型就緒(EP-Ready) 硬體 之上，可透過軟體與配線重新配置，靈活支援各種仿真與原型设计應用，從詳細的 RTL 验证到高速軟體验证皆可適用。這種靈活性不僅提供卓越的投資報酬率，更能直接解決验证規劃中的最大挑戰。
傳統上，设计團隊往往被迫根據早期的验证需求預測來決定硬體採購與投資。因此，在專案發展過程中他們經常會面臨资源不足，而需要額外預測與投資，或是资源閒置造成預算浪費。
新思科技的贰笔-搁别补诲测硬体平台可消弭这些不确定性与相关的额外投资，显着改善：
- 资源最佳化：透過單一硬體平台即可支援所有验证應用，並能同時管理多個專案，無需針對仿真與原型设计維護不同的異質硬體集合。
- 降低风险：硬體可重新配置，降低早期验证規劃相關的風險。當專案需要變動，團隊可以調整他們的验证方式而不需要額外的硬體投資。
- 运作效率：管理單一的硬體平台可做仿真與原型设计系統，有助於減少作業複雜度、訓練成本與維護需求。
圖 3：新思科技 EP-Ready 硬體平台，支援仿真與原型设计的雙軟體架構
新思科技的EP-Ready 硬體建立在一個單一的運算平台之上，內含最新的 AMD VP1902 自適應 SoC、連接線、记忆体及介面協定解决方案。透過配線與軟體，硬體可依照以同步時鐘的设计彈性或以非同步時鐘的设计效能進行配置與優化。隨著多個專案(通常是並行的)間的需求隨時間而產生變化，EP-Ready 硬體可進行適當的重新配置。
模組化 HAV 方法擴展容量，並降低軟體啟動的時間與成本
現代晶片架構本質上具備模組化特性，其中多個小晶片(chiplet)透過 UCIe 標準 及 AXI、CHI 協議進行互連。硬體與軟體複雜性的增加，導致小晶片的解構，而验证方法論也正在解構中。
圖 4：新思科技的模組化HAV 方法論
新思科技的模組化 HAV 方法論，讓使用者能夠將大型设计拆分為可被單獨验证的獨立元件，以利在它們被整合到更大的 SoC 或多晶片封裝之前先行验证。设计團隊可以根據原有邊界(如 UCIe 介面 和 AXI/CHI 協議)來分割设计。
验证完成後，這些獨立元件能夠利用我們廣泛的介面協議解决方案來連結，這些解决方案針對每種協議的延遲容忍度進行了最佳化。這讓 SoC 及系統验证團隊能夠在維持既有功能验证結構的同時，使每個元件都能以最佳速度運行。
模組化 HAV 方法論擴展我們的 HAV 产物組合，並可改善：
- 可扩展性：可擴展至 60 BG 以上，讓團隊能夠針對應用於 AI 訓練、高階資料中心處理器及高效能运算(贬笔颁)應用的超大規模 SoC及多晶粒设计，進行更有效率的验证。
- 生产力：多個團隊可以並行在不同子系統工作，大幅提升验证速度與效率。針對單一子系統的改變在其他子系統中不需要重新验证，同時處理較小的子系統時，軟體啟動可以更快速。
圖 5：新思科技 HAV 系列产物提供廣泛的仿真與原型设计能力
新思科技 HAV 产物組合：半導體與设计創新的關鍵基石
HAPS-200 和 ZeBu-200 代表著HAV的一大飛躍。這兩款产物進一步擴大新思科技高效能 HAV 产物組合，讓使用者能夠優化效能、容量、可扩展性與密度。此外，因為他們可以透過軟體與配線的重新配置，提供無與倫比的靈活性，並能同時支援多個專案，根據專案需求的變化動態調整系統资源。
隨著產業往更加整合、更複雜、以軟體定義的系統邁進，早期軟體验证與高效的晶片验证流程變得更加關鍵。HAPS-200、ZeBu-200 及完整的 新思科技HAV 产物組合，可協助因應並克服軟體、硬體、介面與系統架構複合性的複雜度，加速半導體與设计創新發展。
延伸阅读及诲别尘辞影片