DSO.ai
由人工智慧驱动的设计应用
瞭解更多 →
運用基於 AI 的模式優化降低晶片測試成本
英文原文：
2023年7月31日於《Semiconductor Engineering》刊登
人工智慧 (AI) 是滿足現代測試模式生成流程要求的創新方法。
俗話說：「時間就是金錢。」這句話非常適用於半導體裝置的生產測試。晶圓或晶片正在進行測試的每一秒都意味著下一個部分還無法進行測試。每單位時間內測試的處理量越少，就需要擁有較多的自動測試設備(automatic test equipment; ATE)，才能滿足生產量的要求。這對晶片製造商而言是一個大問題，因為隨著最新一代先進製程節點元件出現，高引腳數(pin count)、高速介面和深度測試向量(pattern)记忆体等，會已導致 ATE 硬體價格急遽上漲。
同時，晶片的功能不斷增加，意味著有更多邏輯要進行測試、需要更大量的測試向量和更多測試儀记忆体，導致更高的成本。而大量的測試向量也需要更長的測試儀執行周轉時間，因此需要增加所需的測試儀數量來維持測試處理量。自動測試向量生成 (automatic test pattern generation; ATPG) 普遍被用來產生可在測試儀上執行的程式。現代晶片的複雜性也正對測試過程產生壓力，通常需要更長的測試周轉時間，也可能延遲产物測試的啟始時間。
尤其是針對要在測試平台進行數百萬個晶片測試的量產，節省下來的每一秒測試時間都能帶來龐大的收益。然而，在減少任何測試向量的同時，也必須維持高測試覆蓋率，出貨給顧客的零件也必須維持高品質。因此，有效且高效率的 ATPG 解决方案，除了涉及測試程序產生的過程外，在生成的測試程序方面也具高度需求。
傳統測試向量生成流程是一項重複的手動循環過程。首先使用者會設定一般 ATPG 工具參數檔，例如：提供故障模式、定義设计限制，以及指定生成測試的 ATPG 指標目標等；接著，使用滿足目標品質結果(QoR)所需的工具設定最佳估計值來執行向量生成。首次嘗試就能實現 ATPG 的可能性極小，而且通常需要大量的專業知識與多次嘗試，才能重複微調工具設定來收斂可接受的結果。由於多個 APTG 工具參數之"間的相互依賴性以及其對 ATPG QoR 產生的影響，讓手動管理顯得極為繁複，可能會造成測試專家需要花費更長的時間才能達到最佳結果。即使透過這種流程實現所預期的結果，也無法保證设计之"間的可重複性，這對測試周轉時間與測試向量签核排程產生不可預測性。這可能意味著在晶片從晶圓廠送回進行測試之"前，測試向量可能還無法準備就緒，倉促完成ATPG，因而讓设计排程面臨風險。
推出人工智慧 (AI) 是一種可滿足現代測試向量生成流程要求的創新方法。基於 AI 的ATPG 解决方案可以智慧地瞭解设计特性、ATPG 引擎行為、使用者限制/目標以及可用的併行執行設定。AI擅長的工作就是推敲設定、將結果相互關聯，從而瞭解哪些有效、哪些是無效的；用 AI工具收斂測試覆蓋目標，無須任何手動重工或設定操作就能實現一次到位的結果。
建議的流程是使用標準 ATPG 進行初期運行，達成设计 DRC-clean，接著執行分散式 ATPG在很快速的執行時間內，透過網路壓差(netlist drop)和/或 ATPG 變更，分析、優化與验证目標測試覆蓋率。在實現所需測試覆蓋率後，可以在晶片進行量產測試之"前，利用AI來最小化測試向量。這個流程能夠實現快速的測試周轉時間，並以最低成本完成測試儀就緒的向量來實現最高品質，同時維持设计排程。
Synopsys TSO.ai (測試空間優化)是一種 以AI 驅動的ATPG 解决方案，可學習並調整設定，持續地產生最低數量的測試向量，同時排除非必要的重工，加速晶片设计達到測試結果的時間。在某些情況下，當測試儀记忆体有限時，這種解决方案還能用固定的向量數實現更高的測試覆蓋率。這種技術可將最終下線投片(tap-out netlist) 網表向量或已經開始量產的设计向量最小化，以快速節省測試成本；同時，還可在整個设计過程中透過網路壓差進行學習，以縮短最終向量縮減過程的測試周轉時間。
事實證明，這種方法可以在所有應用領域持續地降低測試成本，一般而言可減少20%-25%的向量計數；而在某些情況下還能減少 50% 以上。這種方法加速了量產測試的速度，不但能節省時間和成本，同時也減少特定生產量所需的測試儀數量。