由人工智慧驱动的设计应用
本文原文由新思科技编辑群及骋鲍颁核心方法论部门副理廖伟勛共同撰写
英文原文:GUC Leverages 3DIC Compiler to Enable 2.5D/3D Multi-Die Package
ASIC设计世界快速演進,從單晶粒到2.5D和3D多晶粒架構也代表技術上的一大進步。這種將多個小晶片(也稱為晶粒)集成到單一封裝的方法,不僅需要新的IC设计創新,還需要更高層級的協調和集成複雜性。在這項技術革命的前沿是,他們有效地運用Synopsys的3DIC Compiler (一個從探索到签核的統一平台),精簡晶片设计流程並縮短整體週期時間。
骋鲍颁最近在2024年的厂狈鲍骋硅谷大会展示了他們的多晶粒设计試產(tape-out),這些设计是透過新思科技的3DIC Compiler實現晶粒的佈局規劃(floorplan)和相關的凸塊分配,進一步檢查物理和邏輯連接,以及快速的晶粒間訊息同步,縮短了GUC的2.5D和3D CoWoS设计的晶片设计週期時間。
因應更高性能和更加整合化的系統需求,2.5D和3D IC设计方法間的差異化變得很關鍵。兩者都各有其獨特的挑戰和優勢,可以根據特定的應用需求進行訂製。
2.5D和3D设计通常涉及使用中介層,例如晶片-晶圓-基板(CoWoS),這使得矽晶粒通過微凸塊和C4凸塊加上矽通孔(TSV)連接到基板。這種架構支之"愘|整合和小晶片(chiplet)組裝,以實現高记忆体頻寬。然而,它也帶來了幾個挑戰:
相反地,像系統整合晶片(SoIC)這類3D设计的策略,則使用混合鍵合(hybrid bonding)來直接堆疊晶片。這種堆疊方法與2.5D设计有顯著不同,因為它利用混合鍵合技術,使得晶片尺寸更小,並具有更好的良率和生產效率。而其主要挑戰包括:
2.5D和3D设计方法的選擇主要取決於特定的應用需求,包括尺寸、性能和整合複雜性。新思科技的3DIC Compiler在統一平台上提供有效的工具組合,協助GUC處理多晶粒系統设计的各個重要面向:
透過前述3DIC Compiler所具備的功能,讓GUC體驗到節省设计時間和设计優化的效益。
GUC副理廖偉勛表示,GUC使用新思科技 3DIC Compiler平台不僅優化设计和验证流程,還顯著加快多晶粒封裝产物的上市時間;而透過自動化佈線功能,縮短50%的執行時間,並整合強大的签核工具,讓GUC能夠集中更多精力於創新和生產力,而非應付重覆迭代的设计挑戰。
隨著半導體業界尋求更複雜和更高度整合的解决方案,像新思科技的3DIC Compiler這樣的平台,成為管理日益增加的複雜性和確保能成功完成下一代多晶粒封裝不可或缺的要素。藉由採用3DIC Compiler因應前述挑戰,GUC繼續領導先進多晶粒封裝技術的創新,展現克服現代電子设计在2.5D和3D技術障礙的潛力。
参考资料下载:新思科技用户请登入厂辞濒惫狈别迟笔濒耻蝉下载简报档,瞭解更多内容。