91郭肱利

クラウド?コンピュ`ティング鬚唄 ̄サ`バ`

AIサ`バ`は、トレ`ニングや容など、寄否楚メモリ`、互。囃嫌、システム畠悶のキャッシュ?コヒ`レンシが箔められるディ`プラ`ニングのワ`クロ`ドに鬉垢襪燭瓩謀魎鵑柄燭離禰`タをI尖します。 AIサ`バ`のSoC譜柴には、詰M薦と互來嬬、キャッシュ?コヒ`レンシの駅勣來、謹方のコアに辛嬬な互。囃嫌インタ`コネクトのy栽、詞撹I尖のハ`ドウェア?アクセラレ`タ、佚m來/辛喘來/隠便來RASへの鬄▲妊`プラ`ニング鬚吋縫紿`ラルネットワ`クの湯寄なK双I尖、枠MのFinFETテクノロジなどのn}があります。枠MFinFETプロセス鬚韻離轡離廛轡垢DesignWare IPu瞳蛤は、蒙晒したプロセッシング、互堀晒、メモリ`?パフォ`マンスといったAIサ`バ`の勣周に鬉靴討い泙后Tについては、AI鬚DesignWare IPの安艶恢ペ`ジをごEください。

マウスカ`ソルを栽わせるか、タップすると、DesignWare IPソリュ`ションのが燕幣されます。 

禽禽檎5/4コントロ`ラおよび永堰額

  • 恷互4800珂恢沿壊に鬉垢襯轡鵐哀/デュアル?チャネルの嫖來の互い禽禽檎ア`キテクチャ
  • 互來嬬なマルチスタンダ`ドの永堰額
  • 互。囃嫌、詰レイテンシ`のコントロ`ラ
  • 袁犬呂海舛 >>

雨皆京コントロ`ラおよび永堰額

  • USB 2.0/USB 3.0デバイスのインタ`フェイス
  • 5 Gbpsのiみ函り/きzみ來嬬のUSB 3.0
  • ホストとデバイスのI圭の強恬に
  • 袁犬呂海舛 >>

永遺鴛艶コントロ`ラおよび永堰額

  • PCIe 5.0、4.0、3.1、2.1、1.1に鬉垢觚瀰堋棔▲泪襯船船礇優襪PCIe PHY
  • PCIe 5.0、4.0、3.1、2.1、1.1に鬉垢襯灰鵐侫ギュラブルなPCIeコントロ`ラ
  • 皆檎-鴛或閣/檎粥皆字嬬に鬉垢誚邊16レ`ンの永遺鴛艶デュアル?モ`ド/スイッチ?ポ`ト?コントロ`ラ
  • 袁犬呂海舛 >>

遺遺鴛掛コントロ`ラおよび永堰額

  • 恷寄25赫恢沿壊のデ`タ僕堀業に鬉掘32赫恢沿壊もg嵜苗
  • デ`タ?アクセスの互堀晒をg屬垢襯ャッシュ?コヒ`レンシに
  • C嬬とArm AMBA AXI + CXSインタ`フェイスを笋─▲轡離廛轡垢離優ぅ謄ブ?インタ`フェイスをサポ`ト
  • 袁犬呂海舛 >>

イ`サネット?コントロ`ラと永堰額

  • 恷寄400赫のイ`サネット号鯉に鬉垢覦凄議なソリュ`ション
  • 鴛掘掘掘号鯉のコンフィギュラブルなイ`サネット?コントロ`ラ
  • 駅勣な欺_鉦xとパフォ`マンスをgFする互來嬬なマルチスタンダ`ドのNRZおよびPAM-4 PHY
  • 袁犬呂海舛 >>

HBM2 PHY

  • 互メモリ`?スル`プット、ロ`パワ`、詰レイテンシ`
  • 恷寄2400珂恢沿壊のピン。囃嫌に
  • 禽禽檎4の10蔚の互いエネルギ`紳
  • 袁犬呂海舛 >>

粥珂京粥インタ`コネクト

  • ARM? AMBA? 4 AXI, ACE-Lite?、AXI3?、AHB?、APB?インタ`コネクトIP
  • 徭強晒粥珂京粥サブシステム?アセンブリ
  • 袁犬呂海舛 >>

セキュリティ鴛永

  • Root of Trustを育う徭失頼Y侏のハ`ドウェア?セキュリティ?モジュ`ル
  • 互、淵灰鵐謄鵐弔魃擦する、コンテンツ隠擦喘怏みzみセキュリティ?モジュ`ル
  • コンフィギュラブルな圧催鴛永
  • 互來嬬セキュリティ?プロトコル?アクセラレ`タ
  • 袁犬呂海舛 >>

I2C、GIPI、UART ´

  • オンチップ/オフチップ俊A字嬬
  • 蒙協の譜柴勣周に栽わせて栽撹辛嬬

怏みzみメモリ`およびロジック?ライブラリ

  • 互堀、互畜業のメモリ`?コンパイラとロジック?ライブラリ
  • 枠序の遺永雨、赫永雨、禽皆永鬚韻没酳併
  • 堀業、中e、M薦を恷m晒するHigh Performance Core Design Kit
  • 袁犬呂海舛 >>

ハイライト