91吃瓜网

シノプシスとTSMC、16nmカスタム设计リファレンス?フローの開発で協業

16苍尘デザインに求められるアナログ/ミックスドシグナル?デザインに対応

概要

• HSPICE、Laker、IC Validatorの機能改善により、回路シミュレーションからサインオフ検証の工程に渡ってVDRC（voltage-dependent design rules）をサポート
• TSMC 16nm FinFETプロセス対応を終えたカスタム设计ソリューション Laker
• 最先端の贵颈苍贵贰罢モデリングに必要となる高いシミュレーション精度を提供する贬厂笔滨颁贰、颁耻蝉迟辞尘厂颈尘、贵颈苍别厂颈尘
• 颁耻蝉迟辞尘厂颈尘のエレクトロ?マイグレーション/滨搁ドロップ解析机能の向上

2013年10月14日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（91吃瓜网、Nasdaq上場コード:SNPS）は、VDRC（voltage-dependent design rules）に対応したTSMC 16nmカスタム设计リファレンス?フローの開発に向けてTSMC社と協業していることを発表した。TSMC社は、同社のカスタム?デザイン?インフラの構成ツールとして、シノプシスのカスタム设计/回路シミュレーション?ソリューション Lakerを認定した。Lakerは、TSMC V0.5 16nm FinFETプロセス?レイアウト?デザインルール、デバイスモデル、エレクトロ?マイグレーション/IRドロップ（EM/IR）解析に必要な新機能を搭載している。TSMC社とシノプシスは、16nm FinFET V1.0の公開までにシノプシス?ツール群の認証完了を目指して今後も協業を継続する。

TSMC社　デザイン?インフラストラクチャ?マーケティング部門のシニア?ディレクター　Suk Lee氏は次のように語っている。「当社は、お客様へのTSMC 16nm FinFETプロセスに対応したアナログ/ミックスドシグナル设计ツール群をご提供するため、シノプシス社と協業を重ねています。このカスタム设计リファレンス?フローは、当社とシノプシス社の長期コラボレーションの新たなマイルストーンとなります」

シノプシス　プロダクト?マーケティング担当副社長　Bijan Kiani は次のように述べている。「当社は、カスタム设计ソリューションを強化し続けています。设计者の皆様には、当社の回路シミュレーションや寄生抽出ソリューションに多大なる信頼をよせていただいていますが、当社のカスタム设计ソリューションに対する期待の声も高まる一方です。特に16nmプロセス?テクノロジへの移行を目前に控え、期待は非常に大きなものとなっています」

VDRC（voltage-dependent design rules）のサポート
TSMCカスタム设计リファレンス?フローの完成に向けて、シノプシスの回路シミュレーション?ソリューションHSPICE、カスタム设计ソリューション Laker、フィジカル検証ソリューション IC Validatorは緊密に連係動作し、電圧依存の高いデザインのデザインルール?チェックを可能にする包括的なソリューションを提供する。VDRCでは、電圧差が大きくなる可能性のあるネットに対しては信号間隔を十分に空ける必要がある。各ネットで発生する電圧幅は、HSPICEの回路シミュレーションにより算出され、Lakerがレイアウトに取り込んで制約として活用し、その後IC Validatorがサインオフ検証を実行する。

カスタム设计ソリューション Lakerのエンハンスメント
Lakerには、インタラクティブ FinFET ルールチェック、Finグリッドスナッピング、ディスプレイコントロールを始め、FinFETデバイスの设计に必要な様々な新機能が搭載された。Lakerのダブルパターニング?チェック機能にも、事前カラーリングとカラーリング密度チェックのサポートに必要なエンハンスメントが施されている。またMEOL（middle-end-of-line）レイヤにも対応している。コンタクトの無いローカル?インターコネクト接続、単方向接続レイヤ?ルール、16nmガードリング仕様対応などである。

回路シミュレーションの性能と精度の向上
HSPICE、CustomSim、FineSimが使用するFinFETモデルにも最適化が施され、性能向上、メモリー使用量削減、マルチ?スレッディングのスケーラビリティ向上が実現している。また、TSMC社とシノプシスが共同開発したTSMC Modeling Interface (TMI2.0)により、標準SPICEモデルよりも精度の高いレイアウト依存モデリングが可能となっている。TMI2.0は、統計的モデリングやMOSエージング?シミュレーションのための統合インフラにもなる。

IC Validatorが提供する16nm FinFETデザインのフィジカル検証機能
シノプシスとTSMC社は、TSMC 16nm V0.5に基づいてDRCとLVSを実行するためのサインオフ精度のランセットも共同開発した。またIC ValidatorとLaker環境の統合により、LakerからのサインオフDRC/LVSの実行と、ICV VUE を用いたインタラクティブ?デバッグが実現している。

エレクトロ?マイグレーション、滨搁ドロップ解析
16nmデザインに対してローパワー设计テクニックを活用するにあたっては、シミュレーション?ベースの高精度なEM/IR解析が欠かせない。TSMC社との緊密なコラボレーションを通じ、シノプシスは、CustomSimのEM/IR解析機能を改善し、16nmデザイン?ルールへの準拠とTSMC iRCXフォーマットのサポートを実現した。