DSO.ai
础滨驱动的设计应用
了解更多 →
存储器 VC 验证 IP
Synopsys 存储器 VIP 运用的是与 Synopsys 接口和总线 VIP 相同的经过验证的 100% 原生 SystemVerilog UVM 架构。它同样具有使用方便、易于集成且性能高的优势，并且包含对 Verdi 协议分析器协议感知存储器调试环境的验证计划、内置覆盖和支持。Synopsys 存储器 VIP 是一套完整的验证 IP 解决方案，可加快内存控制器和 SoC 设计人员的验证收敛。
Synopsys 存储器 VIP 可以通过部件编号或属性进行即时配置，以 根据一系列组件快速验证接口，而无需进行重新编译。DDR 存储器 VIP 还包括对 DIMM、RDIMM 和 LRDIMM 配置的内置支持功能：可以像任何 DIMM 一样即时配置存储器的单个实例，从而无需实例化多个组件和实施缓冲。
存储器模型验证
Synopsys 提供一整套 DRAM 和闪存 VIP，支持 JEDEC、ONFi、SD 和 SPI 等标准组织发布的最新批准和草案规范。 Synopsys 的 VIP 团队与领先的存储器供应商密切合作，以确保与其制造部件 100% 兼容。Synopsys 存储器 VIP 由内存控制器和 PHY IP 设计团队使用，旨在运用运行时间和随机 JEDEC、供应商部件选择、协议、时序检查和功能覆盖进行验证签核。行业领先的存储器供应商、SoC 做市商和行业领先的 IP 团队早早地采用我们的产物并与我们开展合作，证明了 Synopsys 存储器 VIP 的高品质。