础滨驱动的设计应用
所有 DFI 兼容的 DDR PHY 均获得 Synopsys 独有的 DesignWare DDR PHY 编译器的支持。Synopsys 的 DesignWare 增强版通用 DDR 内存和协议控制器 IP 支持 DFI 兼容接口,在提供高带宽的同时达到低延迟和低门数。与特定市场需求相关的 AMBA AXI/AXI4 服务质量 (QoS) and 可靠性、可用性和可维护性 (RAS) 等特性可供选择,为您匹配所需面积和功能的控制器。
Synopsys 还推出 DesignWare HBM2 IP,提供的带宽是 DDR4 IP 的12 倍,图形、高性能计算和网络应用 SoC的能源效率比后者高 10 倍。
DesignWare DDR PHY | 支持 SDRAM/ 超高数据速率 |
接口至内存 控制器 |
典型应用 |
LPDDR5/4/4X PHY | DDR5 / 6400 Mbps DDR4 / 4267 Mbps DDR4x / 4267 Mbps |
DFI 5.0 | 16-nm及以下设计,要求支持性能高达6400 Mbps的移动SDRAM。 |
DDR5/4 PHY | DDR5 / 4800 Mbps DDR4 / 3200 Mbps |
DFI 5.0 | 16-nm 及以下设计,要求高达 4800 Mbps 的高性能 DDR5/4。 |
DDR4/3 PHY | DDR4 / 3200 Mbps DDR3 / 2133 Mbps DDR3L / 2133 Mbps |
DFI 4.0 | 28-nm 及以下设计,要求高达 3200 Mbps 的高性能 DDR4/3。 |
LPDDR4 multiPHY | LPDDR4 / 4267 Mbps LPDDR3 / 2133 Mbps DDR4 / 3200 Mbps DDR3 / 2133 Mbps DDR3L / 2133 Mbps |
DFI 4.0 | 28-nm 及以下设计,包括 14/16/10/7-nm FinFET,应用于小内存子系统时,要求支持性能高达 4267 Mbps 的移动SDRAM (LPDDR4/3) 和/或高达 3200 Mbps 的 DDR4/3。 |
DDR4 multiPHY | DDR4 / 2667 Mbps DDR3 / 2133 Mbps DDR3L / 1866 Mbps LPDDR2 / 1066 Mbps LPDDR3 / 2133 Mbps |
DFI 3.1 | 28-nm 及以下设计,要求支持性能高达 2667 Mbps 的 DDR4/3 和/或支持性能高达 2133 Mbps 的 移动 SDRAM (LPDDR2/3)。 |
Gen 2 DDR multiPHY | DDR3 / 2133 Mbps DDR3L / 1866 Mbps LPDDR2 / 1066 Mbps LPDDR3 / 2133 Mbps |
DFI 3.1 | 28-nm 及以下设计,要求支持高达 2133 Mbps 的高性能 Mobile SDRAM (LPDDR3/2) 和/或高达 2133 Mbps 的高性能 DDR3。 |
DDR3/2 SDRAM PHY | DDR3 / 2133 Mbps DDR3L / 1600 Mbps DDR2 / 1066 Mbps |
DFI 2.1 | 65 - 28-nm 设计,要求支持性能高达 2133 Mbps 的DDR3。 |
DDR multiPHY | DDR3 / 1066 Mbps DDR3L / 1066 Mbps DDR2 / 1066 Mbps LPDDR / 400 Mbps LPDDR2 / 1066 Mbps |
DFI 2.1 | 65 - 28-nm 设计,要求支持高达 1066 Mbps 的 DDR3 和/或 DDR2 以及 LPDDR/LPDDR2。 |