DSO.ai
础滨驱动的设计应用
了解更多 →
DesignWare IP 原型设计套件
加快滨笔原型设计和集成
DesignWare IP原型设计工具包为减少IP原型设计和集成工作量，并且帮您在数分钟内开始在SoC中实施IP提供了基本的软硬件元素。
对于硬件工程师而言，IP Prototyping Kits（IP原型设计工具包）提供一套经过验证的IP配置，它可以轻松地加以修改，以针对目标应用探索设计方面的折衷。对于软件开发人员而言，IP Prototyping Kits（IP原型设计工具包）可以用作经过验证的目标，以用于早期软件启动（bring-up）、调试和测试。
加速 IP 原型设计及集成
DesignWare? IP 原型设计套件提供必要的软件和硬件，以减少客户在 IP 原型设计和集成所花费的精力，并让设计人员能够在 SoC 中快速实现 IP。该套件主要包含完整的现成的参考设计，有经验证的 IP 配置和必要的 SoC 集成逻辑，比如 时钟、复位、电源管理逻辑及针对特定 IP 协议的测试逻辑。
借助已验证的 IP 参考设计，设计人员可即刻提升工作效率，加速 IP 集成到目标 SoC 。同时，IP原型设计套件为优化 IP 配置，开发驱动和应用软件，提供 真实的 I/O 接口和硬件系统。设计人员可以根据目标应用，通过一个快速迭代流程来修改标准的 IP 配置。该流程环境包括 Synopsys 的 coreConsultant IP 配置工具、Synopsys 的 ProtoCompiler DX 综合和调试工具以及编译脚本。
对于硬件工程师，IP 原型设计套件提供了一种经过验证的 IP 配置，能够针对目标应用轻松修改，以达到理想的设计权衡。对于软件开发人员，IP 原型设计套件能够作为经过验证的目标硬件，用于早期软件的启动、验证和调试。
加快滨笔软件开发
IP 原型设计套件有多个硬/软件配置，切实满足您的 IP 原型设计需求。目标 IP 芯核可以在基于 FPGA 的 Synopsys HAPS?-DX 原型验证系统中实现。该系统包含在 Linux 上运行的、基于 DesignWare ARC? 32 位处理器的软件开发平台 (SDP)、64 位 Juno ARM 开发平台，还可以通过 PCI Express 将 PC 与系统内的处理器进行连接。对于已经在使用 HAPS-DX 或是 HAPS-80 系统的设计人员， IP 原型设计套件还可作为与现有系统兼容的软件来交付。所有IP套件均包含参考驱动程序、SoC 集成逻辑和应用示例。
IP 原型设计套件在下列配置中可选：
- 贬础笔厂-顿齿或贬础笔厂-80基于贵笔骋础的原型设计系统
- 通过 PCI Express 提供 PC 连接
- 通过 AXI连接 的 ARC 软件开发平台
- 针对 Juno ARM 开发平台
- 软件 IP 原型设计套件
- 配合公司内部 HAPS-DX 或 HAPS-80 系统使用
表格 1：DesignWare IP 原型设计套件
线上活动 | Events