DSO.ai
もっとしく岑る →
DesignWare ARC 700プロセッサコア?ファミリ
シノプシスのDesignWare? ARC? 700ファミリ`は、互來嬬と詰薦Mが勣箔される互業なMみzみやDSPタスク鬚韻没釼mな32ビットRISCプロセッサコアです。嫌ﾚいプロセシングのニ`ズのためDesignWare ARC 700 familyはコンフィギュアラブルなI-cache と D-cacheのみならずインストラクションとデ`タのためシングルサイクルClosely Coupled Memories (CCMs)などのフレキシブルなメモリオプションが根まれます。
DesignWare ARC 700ファミリ`にはARC 710D、ARC 725D、ARC 770Dプロセッサが根まれます。これらのプロセッサは互業にコンフィギュラブルであり、インスタンスごとに{屁して來嬬、M薦、中eの恷mなバランスをgFすることができるため、SoC譜柴宀は靡値召鬉犬謄廛蹈札奪気鰈釼m晒することが辛嬬です。また、ARC 700プロセッサは嫖來が互く、譜柴宀が耕嗤のカスタム凋綜を弖紗して來嬬を寄嫌に鯢呂気擦襪海箸できます。
オプションの禽皆永および検強弌方泣ユニット┨鷄扮の字嬬を聞喘して、1倖のホスト?アプリケ`ション?プロセッサで嫌ﾚいI尖勣周に鬉任ます。1倖のプロセッサを聞喘して、デザインの酒殆晒、シリコン中持の受、チップ?デバッグの互堀晒をg屬靴泙后
DesignWare ARCプロセッサコアは、ARC Access Program紗男二Iを根む匍順をリ`ドするベンダ`から戻工されている、N源なサ`ドパ`ティuツ`ル、オペレ`ティング?システム、ミドルウェアでサポ`トされています。
永永粥紳
粥檎遺の旋泣歳｜羯、詰継窮薦で互來嬬をg
ARCプロセッサ?コアはSoCMみzみ喘余として來嬬/M薦/中ePPAの紳覆鰈邊麩泙飽k]するよう恷m晒されています。ARCプロセッサは、輝兜からM薦崙sのしいMみzみ喘余鬚韻箸靴読莠討気譟凋綜とデ`タの揖rメモリ`?アクセスに塚えうる互來嬬をgFするためのハ`バ`ド?ア`キテクチャ、互い薦紳覆gFする互堀スカラ`?パイプラインをg廾しています。また、32bit RISCエンジンは16/32bit凋綜セットが詞壓するようなMみzみシステムにおいても互いコ`ド畜業をgFします。
ARCの互業なコンフィギュアビリティと凋綜セット?ア`キテクチャISAの嫖來は匍順恷互クラスの永永粥紳覆殆廚靴泙后Ｉ莠噸澆魯路`ドウェアC嬬の弖紗?pを佩い、靡値召没釼mなPPAをgFするため、ゲ`トのojが伏じません。また、ARCのユ`ザ`はカスタム凋綜やハ`ドウェア?アクセラレ`タ、畜Y栽メモリ`やペリフェラルを弖紗することができ、プロセッサg悶およびシステム畠悶の來嬬やM薦紳覆ゝ弔墨鯢呂気擦襪海箸できます。
ARCプロセッサ鬚韻没釼m晒された頼畠かつ編^gみの斌喘およびオ`プンソ`スのツ`ル?チェ`ンにより、SoC譜柴宀が紳覆茲PPA朕砲鰡_撹できるようなARCベ`スのシステム_kh廠をご戻工します。
コンフィギュアビリティ
粥檎遺の旋泣艮扮粉」酳併された、駅勣なハ`ドウェアだけをg廾
粥檎遺プロセッサは互業にコンフィギュラブルであり、駅勣なハ`ドウェアだけをg廾することで、プロセッサ?インスタンスごとに來嬬、継窮薦、中持を恷癖晒することが辛嬬です。粥檎遺鞄庄岳艶界岳ウィザ`ドは參和のような更撹やオプションをドラッグ-アンド-ドロップで筝辛嬬です。
- 凋綜、プログラム?カウンタ/ル`プ?カウンタ嫌
- レジスタ?ファイル?サイズ
- タイマ`、リセット、護りzみ
- バイト?オ`ダリング
- メモリ`の嶽窃、サイズ、蛍護、ベ`ス?アドレス
- 窮薦砿尖、クロック?ゲ`ティング
- ポ`ト、バス?プロトコル
- \麻匂、茅麻匂などのハ`ドウェア字嬬
- メモリ`隠擦ユニット┣儕扮、検強弌方泣ユニット┨鷄扮、リアル?タイム?トレ`ス┯薜娑妝などのライセンス函誼辛嬬なコンポ`ネント
- 凋綜の弖紗/茅
嫖來
粥檎遺の旋泣坤罘`ザ`協吶凋綜の弖紗によるコ`ドg佩の紗堀と詰継窮薦のg
ARC Processor EXtensionAPEXテクノロジにより、ARCユ`ザ`は否叟にカスタム?ハ`ドウェアを弖紗し、ゝ弔偏堋楔追討簣M薦の詰pをgFすることができます。ARCプロセッサには參和の嫖來があります。
- ユ`ザ`協吶凋綜
- ユ`ザ`によるハ`ドウェアの弖紗Verilog RTLなど
- コア?レジスタ
- 温廁レジスタ
- 訳周、ステ`タス?コ`ド
- ブロックのメモリ?マッピング、ペリフェラルの畜潤栽
ARCプロセッサにより來嬬、M薦、中eをゝ弔墨鯢呂気擦襪海箸できます。たとえば、ユ`ザ`協吶凋綜はソフトウェアのg佩を互堀晒し、揖匯コ`ドのg佩に駅勣なサイクル方を寄嫌にpすることによりクロック巓襖方を和げ、エネルギ`Mを詰pすることができます┐泙燭詫じエネルギ`でより謹くのI尖をg佩できます。コ`ドサイズとメモリ`否楚のpにも篠嚥し、コストとM薦をさらにpすることができます。
また、APEXインタ`フェイスは畜Y栽メモリ`やペリフェラルを弖紗することができ、弖紗バス?インフラストラクチャが音勣になります。"bus-less"譜柴により中eとレイテンシ`をさらにpし、コストpとシステムレベルの來嬬鯢呂gFします。