91吃瓜网

基于PCIe 5.0的CXL 以及LDDR存储IP方案更新来了

Synopsys Editorial Staff

Aug 25, 2020 / 1 min read

通过云开讲与我们的产物专家保持密切联系,本期开讲可以帮助你了解厂辞颁设计所需的最基本的滨笔功能。

学习如何使用经过硅验证的IP核轻松地过渡到PCIe 5.0设计,此款IP核使设计者能够解决信号完整性,封装和通道性能等设计中遇到的挑战。在DDR5,LPDDR5和HBM IP之"间选择,帮助设计者在带宽,功耗和面积上达到理想的设计成果。

高性能Designware存储器接口DDR/LPDDR IP

想了解最新的新思科技 DesignWare 存储接口滨笔 吗?用于DDR5, LPDDR5, 以及HBM2/2E 。此外,我们还将教您如何使用我们的高性能、低功耗和面积的IP来配备你的 DRAM !

DesignWare IP PCIe 5.0

迅速了解 Synopsys’ DesignWare Controller and PHY IP 针对PCIe 5.0应用的最新更新, 以及我们的低延迟、compact、高功效且经硅验证的解决方案如何帮助您实现SoC设计同时降低风险。

Continue Reading