91吃瓜网

随着&苍产蝉辫;FinFET 工艺节点进入主流生产用途，复杂的工艺和布局规则会对综合期间的决策产生更大的影响。综合解决方案和用户改进 PPA 的新选择包括层感知时序优化、性能和EM 插入柱插入、非默认布线规则的使用，以及旨在改善高利用率区域引脚可访问性等指标的特殊信元。现在执行物理综合需要了解过程技术参数以及布局布线规则，以便为物理实现生成更好的网表。因此，在为不同的工艺节点执行综合时，需要注意物理综合并采用不同的操作方式。

Design Compiler Graphical 前馈设计实现指南，以推动终极 PPA 目标逐步收敛的物理实现流程。新版的 Design Compiler Graphical 可以在具有更好 PPA 特性的信元与改善拥塞和引脚可访问性的信元之"间进行权衡，为不同的布线层分配网络以管理关键时序路径，添加电迁移和性能切孔，派生非默认布线规则和众多其他技术，从而创造满足所需目标的设计。将设计网表和物理指南传递到布局布线工具后，生成的设计 PPA 与综合工具预测的非常匹配。

从 7nm 开始并继续延伸至更小的节点，Design Compiler Graphical 获得晶圆代工厂验证，可在每个新工艺节点上实现部署准备。这意味着综合工具已得到加强，可支持全新的工艺规则、布局、布线，功耗和时序要求，而且也了解并考虑新节点的物理效应。

那么回到一开始的问题，每个高级节点设计是否都需要这个新流程？在综合时需要考虑所有物理实现因素吗？ 答案当然是肯定的。对于全新工艺节点上的设计，你需要习惯于更新工具的版本以及每个新工艺节点的综合流程/脚本，以实现理想PPA 和尽快地收敛。

再见了，

综合时彼此独立的工艺，

很高兴曾经认识你们……