DSO.ai
もっとしく岑る →
JSAE VHDL-AMS モデルライブラリ
古勣
VHDL?AMS は、Very Highspeed integrated circuit Hardware Description Language-Analog Mixed Signal の待Zです。徭強概匍順、砂腎C匍順においてL定念から試喘され寄ﾄなモデルサプライチェ`ンをBしてきたgであります。VHDL-AMSとも柵ばれるこの冱Zは、IEEE1076-2008VHDLに児づいてBされており、弖紗および筝を紗えてし、アナログおよび詞栽佚催モデルの峰およびシミュレ`ション字嬬を戻工します。Synopsys SaberRD ? は覆IEEE 1076.1のVHDL?AMS モデル峰冱Zを鬉靴泙后ｋ檗▲瓮、甘檗瓩覆匹B亊した、アナログ、デジタル、およびミックスドシグナルシステムのモデル峰とシミュレ`ションも鬉靴討い泙后
慕汐について
徭強概室g氏慌揖冩梢センタ`の忽H篇峰によるモデル_k送宥篇溜T氏の試咾里劼箸弔箸靴謄皀妊襯扎`ス譜柴の駅勣來を檀し、モデル恬撹を尖盾し試喘できる室g宀の圄撹のため、汐恬撹WGが鵡Pした慕汐について醤悶議な指揃箭と峰箭を喘いたファイルセットを笋靴討い泙后