由人工智慧驱动的设计应用
(台北訊) 新思科技近日宣布其Galaxy?设计平台已通過台積公司最新7奈米FinFET製程技術V1.0版本的認證。這項合作關係乃植基於新思科技之"Design Compiler? Graphical 及IC Compiler? II數位實作产物, 並針對台積公司7奈米製程節點為雙方共同客戶提供台積公司高效能运算(贬笔颁)的方法論,可大幅提升計算密集(compute-intensive)设计的效能。雙方的合作成果將有效協助设计人員加速開發下世代产物。
對於7奈米晶片设计或是7奈米HPC流程佈署,其關鍵之"一就是需要在製程、效能及良率等方面獲得創新解决方案的支援,並針對通路結構(via-structure)進行全面性地合作。這項解决方案包含了透過Design Compiler Graphical所進行的效能探索(performance exploration)和通路結構的假設分析(what-if analysis),以及在IC Compiler II佈局繞線流程中的自動編碼及插入功能,輔以對PrimeTime 工程變更指令(ECO)的支援,使其能在最後時序签核(timing-signoff)ECO階段保留並強化通路銅柱結構。新思科技與台積公司的合作所帶來的創新科技,實現了高效能、高穩定度的7奈米产物设计。
而為因應低功耗運作的需求,Galaxy设计平台提供了可實現低功耗的功能,以及對先進波形傳播(Advanced Waveform Propagation,AWP)及參數晶片內變異(POCV)技術的全方位支援。
藉由佈署笔谤颈尘别罢颈尘别?時序分析及签核技術,IC Compiler II還能進一步在设计收斂(design-closure)階段達成時序签核的準確性。全方位功耗優化(Total-Power-Optimization)技術的平台級佈署內容包括:對多位元方法論的擴大支援以及先進的時脈資料同步(concurrent-clock-and-data)之"優化,能進一步讓设计人員開發出區隔性高的低功耗产物。
此外,PrimeTime物理感知(physically-aware ) ECO已針對7奈米製程進行強化,能全面滿足製程導向的最新要求,其中包括經ECO置放的晶格(cell)載腳(pin)與軌道(track)的校直(alignment)以及功率恢復(power recovery)以降低漏電功耗。
台積公司设计基礎架構行銷事業部資深協理Suk Lee表示:「新思科技與台積電長期合作,針對7奈米製程技術開發出全流程的设计工具及相關內容。這項認證彰顯了雙方合作關係的圓滿成功,而該合作成果讓设计人員能夠開始進行先期投片(early tapeouts)。」
新思科技设计事業群产物行銷副總裁Bijan Kiani說道:「這次合作充分運用了台積電7奈米製程高效能低功耗的創新技術。最終成果讓雙方客戶能透過Galaxy设计平台進行具備高品質產出的7奈米产物设计。」
通過台積公司7奈米製程認證的Galaxy 工具包括:
关於厂测苍辞辫蝉测蝉
新思科技是專為開發電子产物及軟體應用的創新公司,也是提供「矽晶到軟體(Silicon to Software?))」解决方案的最佳合作伙伴。身為全球第15大的軟體公司,新思科技長期以來是全球電子设计自動化(EDA)和半導體IP領域的領導者,並發展成為提供軟體品質及安全測試的領導廠商。不論是針對開發先進半導體系統單晶片(SoC)的设计工程師,或正在撰寫應用程式且要求高品質及安全性的軟體開發工程師,新思科技都能提供所需的解决方案,以協助工程師完成創新、高品質並兼具安全性的产物。更多詳情請造訪:。