DSO.ai
础滨驱动的设计应用
了解更多 →
SpyGlass Power
RTL 完整的功耗优化解决方案
这种原先只对无线应用部署的功耗管理技术如今已是无处不在。现在，所有 IC 设计人员都需要配置 RTL，以实现高效的功耗分配，同时降低静态和动态功耗。对于更先进的工艺节点尤其如此。这些配置涉及不断迭代地执行功耗估计、分析和优化以评估和改善设计的功耗效率。
介绍
无论何种应用，每毫瓦功耗都很重要。设计人员不能再等着依靠最终的网表获得准确的功耗数据，因为一旦开始 RTL 编码，就需要全面了解功耗，而此时作出修改收效最佳。在更小的工艺节点，动态功率日趋占据主导地位，而且减少整体设计信号的翻转已然成为必要。随着设计变得越来越大，设计人员需要一种工具，用于精确定位主要功耗消耗源并给出投资回报率最高的修改建议。
功能与优势
- 集成的解决方案涵盖功耗分析的所有方面，包括早期 RTL 功耗的估计和探索
- 输入文件要求
- 适用于 RTL 或门级
- 支持 FSDB、VCD 和 SAIF 的激励文件格式
- 通过校准工具箱从参考设计中得到现成的数据来辅助功耗预估更加准确
- 各种可操作的分析指标，如门控时钟比 (CGR) 和门控时钟效率 (CGE)
- 非常广的功耗探索技术，包括精细和粗略门控时钟、微架构修改和存储器访问优化
- 与 Verdi? 软硬件调试相集成，实现多场景门控时钟效率分析和改进
- 辅助使用更合理的门控阈值进行 RTL 综合，是对下游实现工具的有效补充
- RTL 签核解决方案（功耗预算和 CGE 效率）