础滨驱动的设计应用
ASIC IP 和 SoC 设计的原型是确认新设计不仅符合特定规范或标准,同时也满足客户需求的最可靠和最经济的方式之"一。Synopsys 的 HAPS?(高性能 ASIC 原型验证系统)原型验证系统旨在提供理想的系统性能,并且在尽可能短的时间内实现与物理接口轻松集成。
Synopsys HAPS ProtoCompiler 软件内建 HAPS 系统架构知识,可自动进行分割。相比于非集成原型,首次原型验证平均时间可以缩短到小于两周,且后续编译迭代只需几小时。
可靠性
大量的测试和严格的产物发布标准,有助于确保 HAPS 用户能够享受到高可用性、高可靠性和跨单元的功能一致性的好处
高性能
HAPS 原型设计可提供从独立 IP 模块到整个 SoC 系统(集成了各 CPU 子系统)范围内各种不同场景下的验证,凭借其卓越的性能,成为业界领先产物。
可扩展容量
HAPS-80 系统采用模块化硬件架构以及全新新大容量 FPGA 技术,可扩展为 2600 万到超过 16 亿个 ASIC 门。
可观测性和可控性
提供 FPGA 间的无缝信号捕获以及一系列数据存储选项,可广泛访问并控制原型资源和分区计划,同时把对其造成的影响降至更低。
轻松启动
来自行业领先 EDA 供应商的 IP 和 ASIC RTL 移植技术,让您能够更加轻松地提供高性能原型。
连接选项
独立的基于 FPGA 的原型的优势显而易见,而 HAPS-80 工作站连接则可简化从仿真环境移植的操作,实现集成了 SystemC/TLM 模型的混合系统,从而获得更快的 SoC 原型启动。