DSO.ai
础滨驱动的设计应用
了解更多 →
NanoTime
晶体管级静态签核分析
NanoTime 是获得各大晶圆代工厂认证的金牌签核解决方案，适用于晶体管级设计。它为复杂的定制设计（例如 CPU 数据路径、寄存器文件、嵌入式存储器和复杂的模拟混合信号知识产权 (IP) 模块）执行晶体管级静态时序、信号完整性和流程变异分析。 使用 FinFET 等先进工艺技术进行设计时，一旦发生硅晶故障，就会产生巨额成本，因此签核分析对于确保设计避免致命的时序和噪声问题至关重要。NanoTime 是动态仿真的补充，并且能够详尽地检查所有内部时序和噪声之"间的相互作用。它创建了可与 PrimeTime? 一起使用的模块级时序模型，以进行全芯片签核。NanoTime 与 Synopsys 定制设计环境 Custom Compiler? 和 StarRC? Custom Ultra + 无缝集成，以读取布局寄生参数。它还可以利用 Synopsys 仿真器 Hspice 和 FineSim 提供最高的准确性。
原理图显示 NanoTime 的最大关键路径
原理图显示 NanoTime 提取的时序模型和相应路径
NanoTime 主要功能
- 复杂定制设计（例如数据路径、寄存器文件、嵌入式存储器和模拟混合信号模块）的并发晶体管级时序、信号完整性以及流程变异分析
- 获得晶圆代工厂认证，包括台积电、叁星、联电、格芯和意法半导体
- 典型精度符合 HSPICE 的 3%/3ps 标准
- 容量可达数百万个晶体管，包括 StarRC? 或第三方提取产生的寄生参数（SPF、SPEF）的反向注释
- 模块表征 (.lib)，包括 LVF、CCS 时序和 CCS 噪声模型
- NanoTime 存储器选项包括阵列仿真和竞争条件检查
- 混合级设计分析（晶体管、单元和黑盒 (.lib)）支持
- 同时支持多输入开关 (MIS) 和全幅差分信号分析
- 使用 HSPICE 和/或 FineSim 电路仿真器进行动态时钟树分析
- 与 PrimeTime 共用接口（Tcl 命令、SDC、路径报告）
- 噪声毛刺功能故障分析
- 通过集成 Custom Compiler 提高效率
- 获得 ISO 26262 认证