DSO.ai
础滨驱动的设计应用
了解更多 →
对于消费者而言是高速数据传输技术的一个重要里程碑。新规范的数据传输速率为每秒 80 GB，是之"前 USB4 v1 速率的两倍。USB4 v2 为一系列新应用打开了大门。例如一个配备 USB4 v2 端口的台式机或笔记本电脑系统。这些端口便于连接到多个高清 6K 或 4K 显示器、超高性能的外部 SSD 驱动器以及一个支持所有传统USB 和各种外设的集线器。所有这些都可以通过一根 USB Type-C 电缆连接。
此外，USB4 v2 带来的前景并不止于连接。鉴于当前人工智能的扩展，每秒 80 GB 的连接有望为边缘处理带来潜在的好处。它可以为下一代 AI 加速器铺平道路，在边缘实现更加本地化的 AI 处理，并减少对基于云的解决方案的依赖。
本技术公告将探讨从 PAM-2 编码过渡到 PAM-3 编码的相关挑战和特点，以及对 USB4 v2 PHY IP 进行严格硅特性分析的需求。我们还将研究随着带宽需求的增加，RX 和 TX 均衡的必要性、向后兼容的重要性，以及前向纠错 (FEC) 的作用。
PAM-3 编码需要更低的错误率和复杂的 TX 均衡
在以前的 USB 标准中，通过 PAM-2 编码（也称为 NRZ 调制），将有效负载从字词形式编码为使用两个信号电平表示的序列化二进制数据形式。使用 PAM-3，字词被编码到 3 个不同的信号电平上，如图 1 所示。对于 USB4 v2 传输，对应于 2048 个不同的值的 11 位二进制数字被编码为 7 位三进制数字，这些数字可以表示 2187 个不同的值。由于仅需要 2048 个值来传送数据，因此一些未使用的三进制值被用来执行控制。这种方法带来了一些有趣且不寻常的数字设计挑战。
USB4 v2 Gen4 信号传输速率为每通道 25.6Gtps，相当于 40Gbps/通道，当同时采用 USB Type-C? 生态系统的 TX/RX 通道时，该速率会聚合到 80Gbps。为了确保稳定的数据传输，二进制数据中添加了前向纠错 (FEC)。接下来是二进制到三进制的转换、加扰和预编码过程。随后使用 42 个不同的 TX 预设之"一对三进制符号进行整形，以尽可能适应 USB Type-C 通道（最初是为支持 10Gbps设计的）。Synopsys USB4 v2 PHY IP 基于数字前馈均衡 (FFE) 和 DAC（数模转换器）发射器设计来实现准确的 TX 预设。
图 1：PAM-3 TX 眼图显示 Synopsys USB4 v2 PHY IP 的眼图开阔且对称性良好
订阅 Synopsys IP 技术公告
包括深度技术文章、白皮书、视频、即将举行的网络研讨会、产物公告等等。
如需确保 USB4 v2 向后兼容性，就需要对多种操作模式进行大量测试
和以往的所有 USB 标准相同，USB4 v2 实现必须保持向后兼容性。因此，由于需要通过大量 TX 预设来验证 Gen4 数据速率的 TX 眼图质量，因此硅表征异常耗时。此外，该特性分析过程还要求评估所有以前的 USB 标准以及 DisplayPort 标准。我们在每一代 USB 和 DisplayPort 的设计工作中积累了数十年的专业知识，这有助于确保合规，并引导我们对 USB4 v2 PHY 必须支持的众多配置和操作模式进行严格、细致的测试。
图 2 显示了 USB4 v2 PHY IP 必须支持的多种操作模式。其中包括 USB4 v2 不对称模式，该模式具有 120Gbps TX 和 40Gbps RX，能够支持多个高分辨率、高刷新率显示器。虽然 USB4 v2 规范不要求支持旧版 ThunderboltTM 3，但由于使用了大量旧版 Thunderbolt 扩展坞和外设，因此强烈建议 USB4 v2 主机支持该规范。
此外，除了通过前几代产物支持操作模式外，硅特性分析过程还必须验证硅工艺、电压和温度 (PVT) 的多种组合情况下的所有操作模式。实际上，针对 5 种工艺变化，每个单独的测试都会进行 9 次。Synopsys 开发了先进的特征分析自动化技术，可全天候对多个测试芯片进行并行测试。
表 1：USB4 v2 PHY IP 操作模式
USB4 v2 RX PAM-3：解码、降低错误率和 RX 均衡
以 80Gbps 接收 USB4 v4 PAM-3 的过程基本上是传输的逆转过程：7 位三进制符号被恢复并解码为 11 位二进制数据数字和控制。该过程涉及前面提到的步骤的逆转，包括预编码去除、解扰、三进制到二进制的转换以及数据流的 FEC 解码。然而，在恢复三元符号之"前，必须进行 RX 均衡。接收器的眼图因发生信道损耗而完全闭合，需采用可编程增益放大器、连续时间线性均衡器 (CTLE)、前馈均衡器 (FFE) 和多级判决反馈均衡器 (DFE) 来打开眼图，恢复三进制符号。
图 2 RX 均衡后计算得出的典型接收眼图
PAM-3 接收器抖动容忍度
请注意，图 2 并未显示接收器收到的实际眼图。USB4 v2 合规性测试规范和相应的测试程序要求，必须使用已知参考接收器、嵌入式通道模型和 SigTest 工具来计算估计的接收眼图。
Synopsys 设计团队使用接收器抖动容忍度测试，进一步验证 USB4 v2 PHY IP 性能，并采用先进的 RX 均衡，进一步增强数据传输的稳定性。实际接收器质量通过 RX 抖动容忍度测试进行验证。这会导致以抖动（改变符号流眼图的位置）的形式向接收信号引入严重的失真。受测接收器尝试恢复失真信号，并根据可容忍的失真程度指示接收器裕量。
USB4 v2 还需要支持收集有关 FEC 可纠正和不可纠正的接收错误以及接收器通道裕量的统计数据。使用接收通道裕量分析时，垂直采样位置会从眼图的标称中心向左或向右移动，并指示存在多少裕量。同样，两个水平限波位置也会上下移动。总的来说，这充分表明了接收器的稳定性，但如果不是专业人士，就很难解读这些结果。
图 3 显示了在多种电压和温度组合方式下的 USB4 v2 PHY l 接收器抖动容忍度结果，表明存在巨大裕量。这表明 USB4 v2 PHY IP 测试芯片是 USB4 v2 规范的稳定实现成果。
图 3：接收器抖动容忍度结果
结语
USB4 v2 的推出提供了广泛的可能性，还有许多应用程序尚待开发。这些应用可以通过 AI 转变边缘计算方式。随着业界为 USB4 v2 设计的未来做好准备，人们对支持新的、先进的用例的期待很高。USB 需要支持更高的数据速率，才能支持新用例。USB4 v2 将 USB4 的速度提高了一倍，达到 80Gbps，或者120Gbps TX 和 40Gbps RX。USB4 v2 的部署已经开始，所以设计人员需要了解 USB4 v2 的一些关键实现挑战。Synopsys 在 DesignCon 2024 上展示了 USB4 v2 PHY IP，并完成了测试芯片的初步特性描述。Synopsys USB4 v2 PHY IP 经过了我们的测试芯片验证，是设计这些令人兴奋的 USB4 v2 新产物的关键组件。
Synopsys 是 USB 标准制定工作的主要参与者，也是全球最受青睐、使用最广泛的 USB 1.1 至 USB4 v2 USB 控制器和 PHY IP 的提供商。请联系 Synopsys，详细了解我们如何帮助您开始下一轮 USB 设计。
Synopsys IP 技术公告
深度技术文章、白皮书、视频、网络研讨会、产物公告等等。