DSO.ai
础滨驱动的设计应用
了解更多 →
介绍
USB4 V2.0 标准允许端口或电缆以 80Gbps 的速度传输数据，这是目前 USB4 数据速率 (40Gbps) 的两倍。USB4 v2 的目标是复用现有的 USB Type-C? 电缆和连接器。如果不对 USB-C? 连接器和电缆进行重大升级，就不可能使用现有的 2 级脉冲幅度调制 (PAM-2) 技术实现速度翻倍——从 20Gbps/通道提高到 40Gbps/通道。随着数据速率的提高，电缆和连接器带来了更高的衰减、更大的噪声和更多的串扰。为了解决此类问题，PCIe 6.0 和 112G 以太网标准使用具有 4 种不同电压电平和更小眼图开度的 PAM-4 技术。与 PAM-4 相比，适用于 USB4 v2 的 PAM-3 可提供更大的眼图开度，且更容易实现。使用 PAM-3 时，符码率会从 20Gbps 提高到 25.6Gtps；多个独立供应商已确认，可以使用现有的 USB-C 电缆和连接器做到这一点。这使得能够在不改变现有 USB-C 基础设施的情况下引入 USB4 v2，就像 USB4 最初重复利用基于 USB 3.2 的现有 USB-C 基础设施一样。
这篇文章介绍了适用于 USB4 v2 的 PAM-3 新型调制技术，以及实现这种技术所面临的一些挑战。
PAM-3 编码和解码
在以前的 USB 标准中，PAM-2（通常称为 NRZ 调制）使用两个信号电平将由字词组成的有效负载编码为序列化二进制数据。使用 PAM-3 时，字词必须编码到 3 个不同的信号电平上。对于 USB4 v2，PAM-3 的实现方式是使用 11b/7t 编码器进行传输，并使用相应的 7t/11b 解码器进行接收。对于传输，对应于 2048 个不同的值的 11 个二进制数字被编码为 7 个三进制数字，这些数字可以表示 2187 个不同的值。由于传输数据只需要 2048 个值，因此一些未使用的值将用于控制。11b/7t 编码的开销低于 8b/10b 编码（用于 USB 3.0）或 128b/132b 编码（用于 USB 3.1/3.2 和 USB4）。
为了减少使用多级判决反馈均衡 (DFE) 时会导致的迸发错误传播发生，于是使用了预编码。预编码将比特从其在比特流中的时序位置移动，并将其传播到比特流的较大部分。预编码的好处是，在开始时将多比特错误迸发转换为单比特错误，并且在错误迸发之"后转换为单比特错误。事实证明，使用现有 USB-C 通道模型且符码率为 25.6Gtps 时，PAM-3 的未纠正误码率约为 1E-8，这明显高于 USB4 的误码率。因此，USB4 v2 强制要求对 PAM-3 使用前向纠错 (FEC) 技术。对于每个数据块，Reed-Solomon (480,504) FEC 最多可检测并纠正 12 个错误。再结合使用预编码，所产生的误码率为 1E-19，明显低于 USB4 Gen3 20Gbps 的误码率 (1E-12)。
PAM-3 传输和 TX 均衡
USB4 v2 信号会通过一个不理想的通道。在芯片、芯片封装、电路板、连接器和电缆中，高频时的衰减比低频时更多，导致高频信号更容易受到噪声影响且更难接收。有些人可能还记得曾经听过采用美国唱片业协会 (RIAA) 均衡规范的黑胶唱片。录制时，低频信号减弱，高频信号增强，以更好地适应物理介质。USB3、USB4 和 USB4 v2 传输所采用的方法与这个原理非常相似！
USB 3.2 Gen2 10Gbps 在传输时使用单一固定频率响应调整。发生变化的单比特（对应于高频）增强，而没有发生变化的时序比特（对应于低频）则衰减，如图 1 所示。
图 1：USB 3.2 Gen2 10Gbps 传输均衡器
来源：USB 3.2 规范的 1.1 修订版本，2022 年 6 月，图 6-23
https://www.usb.org/document-library/usb-32-revision-11-june-2022
USB4 Gen2 10Gbps 和 USB4 Gen3 20Gbps 使用 16 组预设值之"一。USB4 Gen3 20Gbps 的 16 组预设值的频率响应如图 2 所示。第 0 组预设值是线性频率响应，第 15 组预设值的幅度大约是前者的一半，适用于插入损耗低的通道。这可以防止接收器过载。
图 2：USB4 Gen3 20Gbps 的 TX 预设值
来源：USB4 2.0 规范，2022 年 10 月，图 3-14
https://usb.org/document-library/usb4r-specification-v20
之"所以 USB4 Gen2 10Gbps 使用 16 组预设值，而 USB 3.2 Gen2 10Gbps 使用一组预设值，是为了能够更好地适应每个连接的实际通道。这是必需的，因为 USB4 Gen2 10Gbps 必须使用与 USB 3.2 Gen1 5Gbps 相同的电缆来工作。同样，USB4 Gen3 20Gbps 必须使用与 USB 3.2 Gen2 10Gbps 相同的电缆来工作。USB4 v2 规范为 USB4 Gen4 40Gbps 数据速率定义了 42 组预设值。虽然链路训练变得更加复杂，但链路质量得到改善，并可确保稳定可靠的连接。
当必须支持多组准确的预设值时，使用具有可编程增强和衰减功能的混合（电压/电流）发送器 (TX) 驱动的实际实现变得复杂。对于 USB4 v2 TX，替代解决方案是数字域中的无限脉冲响应 (FIR) 滤波器，以及基于 DAC 的驱动，而不是复杂的混合模拟驱动。
PAM-3 接收和 RX 均衡
典型的 USB 3.2 Gen1 5Gbps 实现具有简单的接收器 (RX) 增强功能，如果实际通道需要，可以启用该功能。USB 3.2 Gen2 10Gbps 使用 5 种不同的 RX 均衡设置和 DFE。由于符码互扰，通过非理想通道的比特会受先前比特的影响。DFE 会降低或增加当前比特的限波幅度，换句话说，DFE 在解码当前比特时会考虑先前比特。USB 3.2 Gen2 10Gbps 的参考接收器是单级 DFE，但典型的实现方式使用 2 级或 3 级 DFE 以获得更好的性能。
USB4 Gen2 10Gbps 和 Gen3 20Gbps 具有更多 RX 增强设置。参考接收器定义了 10 种不同的设置和单级 DFE，但同样，实际实现可能会使用 3 级 DFE 以获得更好的性能。图 3 显示了 USB4 Gen3 20Gbps 参考连续时间线性均衡器 (CTLE) 的频率响应。
订阅 Synopsys IP 技术公告
包括深度技术文章、白皮书、视频、即将举行的网络研讨会、产物公告等等。
图 3：USB4 Gen3 20Gbps 参考 CTLE 频率响应
来源：USB4 2.0 规范，2022 年 10 月，图 3-7
https://usb.org/document-library/usb4r-specification-v20
要解码 PAM-3 信号，需要额外的限幅器来解码双眼眼图。图 4 显示了典型的 PAM-3 信号和定义的信号电平。对于 PAM-3，理想的限波电平介于 V0 和 V1 之"间以及 V1 和 V2 之"间。对于 USB4 v2 Gen4 40Gbps，参考接收器的定义方式允许实际实现适应每个供应商的专有技术。
图 4：PAM-3 星座电平
来源：USB4 2.0 规范，2022 年 10 月，图 3-29
https://usb.org/document-library/usb4r-specification-v20
USB4 v2 PHY 多模操作
与以前的所有 USB 规范一样，向下兼容性至关重要。新的 USB 主机仍必须支持旧标准，新的 USB 设备仍必须与旧主机协作。这可以确保最终用户满意度，强化“它是 USB – 正好合适”这一讯息。这意味着 USB4 v2 PHY 仍必须支持所有旧版 USB3 和 USB4 速度以及 DisplayPort 1.4 交替模式。此外，USB4 v2 支持进行隧道传输的 DisplayPort 2.1 和 DisplayPort 2.1 交替模式。即使不是强制要求，但最好能够支持新型非对称模式，这种模式带有 120Gbps TX/40Gbps RX，并使用其中 3 个 TX 通道（共 4 个）。
表 1 显示了 Legacy USB、DisplayPort、Thunderbolt、USB4 和 USB4 v2 的 USB-C 通道使用情况和 USB4 v2 PHY 配置。更复杂的 USB4 v2 PHY 还需要 USB4 V2 Re-timer，这增加了 DisplayPort RX 和反向非对称模式（40Gbps TX 和 120Gbps RX）的支持。
表 1：USB4 v2 的 USB-C 通道使用情况
总结
为了支持新的用例（包括超快的存储和多个高分辨率、高刷新率的显示器），USB 需要支持更快的数据速率。如今，USB4 v2 将 USB4 的速度提高了一倍，达到 80Gbps。USB4 80G 的部署预计很快就会开始，然而，由于新的 PAM-3 信号方式，设计人员需要了解实现 USB4 v2 面临的一些重大挑战。从二进制到三进制的编码、解码、更高级的 TX 和 RX 均衡，以及使用 FEC，这些都是 USB 设计人员必须了解的挑战。
Synopsys 是各代 USB 标准开发的主要贡献者。Synopsys 提供世界上深受欢迎且应用广泛的 USB 控制器和 PHY IP，产物覆盖从 USB 1.1 到 USB4 v2 的所有 USB 标准。请联系 Synopsys，详细了解我们如何帮助您开始下一轮设计。
资源
Synopsys IP 技术公告
深度技术文章、白皮书、视频、网络研讨会、产物公告等等。