91吃瓜网

前言

我们与电子产物之"间的关系越来越紧密，这使我们能够获得更高效率和更高生产力。由于在工艺、处理器和嵌入式技术等方面所取得的进步，我们与数字领域的关系越来越近。对于嵌入式设计人员而言，这并非没有问题，他们在设计新产物时面临着无数挑战。其中包括：时钟速度和存储器存取时间无法再大幅度提高，而性能需求却在持续增加；功耗预算不再增加甚至还在下降，而应用功能却在不断增加；此外，在十分广泛的嵌入式应用中对混合信号处理的需求日益增长。高效地应对这些挑战需要一种新型的嵌入式处理器，它不但应当提供非常高的性能水平，而且在实现这一目标时还应当有效地平衡功耗需求并应当支持搁滨厂颁和信号处理功能的混合，这些功能对于许多嵌入式应用都在变得必不可少。

嵌入式设计挑战

指望再出现下一个工艺节点让你能够用一半的功耗把时钟速度提高一倍，这种时代恐怕是一去不复返了。大多数嵌入式设计的时钟速度已经达到很高程度，处于1 GHz至2 GHz的范围内，如图1所示。尽管速度仍然小幅提高，但我们仅仅通过提高时钟频率来获得更高性能的能力已经很有限了，这是因为我们面临功耗和工艺的限制。这为嵌入式设计人员带来了挑战，因为应用的性能需求一直在不断增加。

解决这些挑战

这些挑战令人望而生畏，但新型嵌入式处理器提供的功能将帮助设计人员克服这些挑战。虽然嵌入式设计的时钟速度并没有提高，但由于最新的嵌入式处理器可以在每个时钟周期内支持更多的指令，所以性能不断提高。此外，由于能够并行发布和执行多个指令，即多线程功能，这也将提高处理器的性能，而无需提高频率。另一种方法是在对称或非对称配置中使用多核处理器。这些方法使得能够更多地并行完成工作，从而提高性能和吞吐量。

但是，增加每个时钟周期内完成的工作并不能解决内存存取限制的问题。内存存取速度与逻辑速度之"间日益扩大的差距对于那些在其流水线（pipeline）中只允许一个阶段（stage）存取内存的处理器有着最深刻的影响。在28 nm工艺中，内存存取速度将把处理器的 最优状态下最大时钟速度限制在1 GHz或更低范围内。具有单周期内存存取的处理器几乎没有什么办法来克服时钟速度限制。更新型的高性能嵌入式处理器提供了两个或更多个内存存取周期，这样一来，内存就可以并行地存储（bank）和存取。通过双周期内存存取方式，处理器可以以两倍于内存的速度运行，并在所有工艺节点（包括较新的高级节点）中实现更高的最大时钟速度。

但遗憾的是，在提高处理器性能时，无论是采用增加每时钟周期内指令数量的方法，还是采用多核处理器，亦或是以更高的速度运行处理器以便利用多周期内存存取，这些方法都会大量消耗功耗，这对于功耗预算受限的设计来说是一个大问题。嵌入式处理器的设计人员不能再像过去那样在遇到需要提高性能和吞吐量的问题时就堆砌晶体管。性能的任何提高都必须与如影随形的功耗上升相平衡。因此，嵌入式处理器现在是根据能效比来衡量的，而不是根据单纯的性能或者功率来衡量。在以每微瓦性能（DMIPS/?W，CoreMark /?W，等等）来衡量时，能效比必须被视为任何新型嵌入式处理器的一项关键设计指标。仔细平衡的能效比能够让嵌入式应用设计人员充分利用处理器性能的提升，同时又能够限制功耗的增加。

当然，能效比并不是控制功耗的唯一途径。新的嵌入式处理器能够让设计人员更好地控制处理器如何使用电力。创建电源岛（island）并对处理器中的功耗进行动态控制的能力有助于设计人员实现其片上系统（SoC）功耗目标。另外在指令集和编译器优化方面有着显著的进步，这能够提高嵌入式代码的密度。嵌入式代码规模减少10％或更多将可以减少内存需求，并在许多情况下节省相比处理器本身 更多的电力。

新型超标量ARC HS4x系列

自2013年以来，广泛部署的DesignWare? ARC? HS3x系列高性能处理器已经面市，并且自那时以来，设计挑战也在不断增长。为了帮助设计人员解决这些新兴挑战，Synopsys推出了新型ARC HS4x/D系列。此新系列有五个成员（HS44、HS45D、HS46、HS47D和HS48），并具有针对嵌入式应用优化的双发射（dual-issue）流水线（图3）。结果，与HS3x系列相比较，混合信号HS4x/D系列把RISC性能提高了25％，把信号处理性能提高了一倍，而实现这些成就时，功耗和面积仅增加了15％。此新系列与HS3x系列完全兼容，并提供了双周期内存存取能力，使得内核可以在28 nm工艺上以高达2.2 GHz的时钟频率运行。HS45D和HS47D处理器支持150个DSP指令，并提供了非常高水平的RISC和DSP组合性能。为了使新的HS4x内核易于使用，RISC和DSP功能都可以在Synopsys的ARC MetaWare编译器基础上用C/C++语言高效编程，从而能够自动利用处理器的双发射功能最大限度提高性能。