DSO.ai
础滨驱动的设计应用
了解更多 →
利用 OTP NVM IP 实现 CMOS 图像传感器像素校正
Synopsys 资深产物营销经理 Krishna Balachandran
介绍
当您第一次看到装有摄像头的智能手机时，您还记得当时受到的震撼吗？ 1999 年，Kyocera 首次在日本推出。它被称为 Kyocera VP-210，配有一个 0.11 百万像素的前置摄像头。该手机支持拍摄、发送图片和进行视频通话，并且具有 20 张照片的存储容量。时间快进到 2021 年，具有多个摄像头（前置、后置、超广角和长焦，其分辨率高达 108 百万像素，由 CMOS 图像传感器 (CIS) 实现）的智能手机已经随处可见。
图 1：CIS（来源：）
智能手机约占 CIS 市场的 70%。智能手机制造商通过提供更高的分辨率和像素缩放，满足消费者对照片质量的更严苛要求。反过来，这也导致了对内存解决方案的需求，此类内存解决方案可以补偿传感器变化并校正像素失真。一次性可编程 (OTP) 非易失性存储器 (NVM) 已成为解决智能手机摄像头需求的首选。
二十年前的智能手机依靠充电耦合设备 (CCD) 来捕获光并将其转换为电信号。基于 CCD 的图像传感器在各种照明条件下表现良好，并且不太容易受到噪声的影响，但由于需要定制制造步骤，因此并不具有区域效应，并且对于批量生产来说过于昂贵。与之"相反的是，如今的智能手机由于制造成本更低、体积更小、功耗低而毫无意外地采用 CIS。CIS 广泛用于各种摄像头，包括监控和医疗诊断设备、工业生产线监控、机器人、自动驾驶以及军事和航空航天应用成像。
CMOS 图像传感器的工作原理
CIS 由下列部分构成：一个微透镜阵列层（负责将光聚焦到芯片中）；一个滤色层（用于分离光的红色、绿色和蓝色 (RGB) 部分）；以及一个活跃像素阵列（由将光转换为电能和放大电路的光电二极管组成）（图 2）。
图 2：CMOS 图像传感器架构（）
光吸收和图像保真度取决于光电二极管的大小和它们被放置的距离。提高分辨率可以满足图片质量更出色的要求。提高分辨率一个显而易见的方法，是在芯片能容纳的情况下，尽可能多地封装光电二极管，从而降低图像传感器的成本。使用太小的光电二极管会降低其将光转换成电信号的能力。如果将光电二极管放置成彼此邻近，其电流会碰撞并产生串扰，从而破坏所捕获图像的保真度。两个像素之"间的距离（称为像素间距）定义了可以封装到 CIS 芯片中的像素数量，这决定了图像分辨率。
创新驱动的像素缩放
最初 CIS 设计使用正面照明 (FSI)，其中光通过微透镜进入芯片，然后进入光电二极管。当像素间距接近 1.4 微米时，该技术到达了瓶颈。像素缩放继续引入了设计和工艺创新，目前最先进的是 0.7 微米。这些创新可以大致概括为：
- 背面照明 (BSI) 形式的设计创新，其将图像传感器颠倒，光从硅衬底的背面进入。在此技术中，到光电二极管的较短路径提高了光吸收效率。
- 称之"为深沟隔离 (DTI) 的工艺创新，即在工艺向更小几何尺寸迁移而缩小光电二极管时将其变得更加狭长，并在二极管之"间实现更好的隔离，以防止或减少串扰。
图 3：正面照明正在被 BSI 取代，以提高光吸收效率（）
图 4：小像素缩放，DTI 结构：迟别肠丑颈苍蝉颈驳丑迟蝉.肠辞尘）
一旦像素间距接近可见光的波长（范围为 0.4 到 0.7 微米），来自相邻像素的干涉就变得更具破坏性，使得像素缩放成为一项艰巨的挑战。然而，封装和互连技术方面的创新，已经将像素缩放推进到可见光谱的波长范围内。
然而，像素缩放将需要继续满足使用新技术提高的像素分辨率的要求。例如，引入窄金属栅格和窄介电井的特殊布局，可以抑制串扰并使得像素间距接近或低于可见光谱的波长。特殊布局要求 CIS 设计师和半导体制造公司之"间密切合作，从而进行工艺调整和制定设计规则，以便能够使用“标准”CMOS 工艺流程制造 CIS。实际上，支持 CIS 设计的代工厂通常与 CIS 设计师合作，共同创建和实施 CIS 特定的设计规则和工艺调整。除了与 CIS 设计师合作外，代工厂还与大型第三方 IP 供应商合作，并通过定制化物理设计套件 (PDK) 共享规则。
把 CIS 与 ISP 相连
即使采用最好的 CIS 设计和制造，传感器阵列捕获的图像也可能因摄像头的镜头限制或拍摄者的能力导致的色像差，而出现模糊、颜色不自然或其他问题。一些常见问题是，照片中的白色看起来不真实（通过白色平衡设置进行校正）；照片看起来变白或变暗（通过伽马校正进行补偿）。
为解决这些问题，设计师使用图像信号处理器 (ISP)。ISP 可与 CIS 集成，也作为 CIS 的协同芯片，通过校正缺陷像素、不良照明条件、色差、白平衡并提供伽马校正，从而对传感器阵列捕获的信息进行处理，并将其转换为美观的图像。
CIS 和 ISP 的工艺技术扩展
工艺技术扩展确保了像素分辨率以具有成本效益的方式得到提高，因为可以在较小的区域中封装更多像素。如果执行感测功能的 CIS 和执行处理功能的 ISP 组合在同一芯片上，则总解决方案的 CIS 组件会限制工艺技术扩展。这是因为，虽然 ISP 主要采用数字技术，并且随着工艺技术扩展而扩展良好，但 CIS 的许多模拟电路无法扩展，这使得向较小几何尺寸的转变不具有成本效益。
图 5：常规传感器结构（左）与堆叠式传感器结构（右）
（）
嵌入式 OTP NVM 在 CIS 中的作用
即使是最好的制造工艺也会引入制造差异，这反过来又会导致低效的光捕获和随后的图像失真。要纠正图像失真，您需要一个存储器来存储有缺陷像素的位置和传感器阵列的修调信息。还可以存储其他参数以促进良好的图像质量。由于每次 CIS 芯片上电时需要读取和使用位置、修调和其他值，因此信息必须存储在永久嵌入式内存或嵌入式 NVM 中。在产物发货之"前，只需在制造流程中编程一次数值，这使嵌入式 OTP NVM 成为理想的选择。
OTP NVM 也是在 ISP 中存储信息的绝佳选择，用于曝光控制、增益控制、白色平衡、镜头校正和缺陷像素校正。
鉴于 CIS 芯片的敏感性，SoC 设计人员必须确保其 OTP NVM 经过谨慎设计，同时考虑噪声抑制，并且必须遵守符合定制 PDK 的特殊设计要求。
军事、航空航天、工业、医疗保健、金融和其他安全意识应用程序要求 OTP NVM 务必安全，因为必须保护此信息以及其他最终用户信息，防止意图远程控制摄像头并出于其目的劫持摄像头的黑客。
适用于 CIS 应用的可扩展、可靠、安全的 OTP NVM IP
追赶不断变化的分辨率边界的 CIS 应用，需要通过不断移动到更高级的工艺几何尺寸来实现像素缩放。智能手机、汽车以及航空航天和医疗应用中的高分辨率成像领域中使用的摄像头，对可靠性和安全性要求颇高。最后，智能手机等对价格敏感的终端应用中使用的摄像头具有 PPA 意识。
反熔丝 OTP NVM 大约 10 年前广泛投入商业生产，完全可靠且安全。制造 NVM 器件不需要特殊的光罩和工艺步骤。在标准 CMOS 工艺中，反熔丝 OTP NVM 使用与逻辑器件相同的规则进行电气和布局设计，在最先进的节点（低至 5-nm 以下）提供可扩展性。
反熔丝 OTP NVM 的底层技术是通过氧化层击穿编程，通过应用高电压实现。如果栅极上没有高压，器件就无法编程。由于制造工艺不需要进行任何更改，因此反熔丝 OTP NVM 可以获得与标准 CMOS 工艺相同的良率和可靠性。
在汽车和工业应用的恶劣环境中，可靠性是另一个关键要求。反熔丝 OTP NVM 已经经过高温认证，证明能够在高达 150°C 甚至 175°C 的温度下正常运行，并且经过早期故障率测试，则会成为保障产物在使用寿命期间可靠运行的首选。
反熔丝 OTP NVM 不容易受到试图通过改变电压或温度而发起的任何被动或侵入性安全攻击的影响。氧化层击穿即便使用扫描电子显微镜 (SEM) 也无法看清，并且还无法直观地辨明反熔丝 OTP NVM 中已编程和未编程单元之"间的区别。
专为 CIS 应用设计的反熔丝 OTP NVM 能满足所有方面：它遵循 CIS 制造特有的布局和设计规则，具有成本效益，功耗最低，并在系统启动时提供快速读取时间。
适用于 CIS 应用的 DesignWare OTP NVM IP
基于反熔丝技术构建的 Synopsys DesignWare OTP NVM IP 在标准 CMOS 的像素矫正中提供安全灵活的嵌入式存储器解决方案，无需额外工艺或光罩步骤。其中获得专利的技术具有较小的硅片尺寸，而且内置的安全功能可防止主动和被动攻击、篡改、黑客攻击和反向工程。可定制的宏，使在需要安全地存储修调、校准和配置信息的 CIS 应用中的像素校正设计具有灵活性。DesignWare OTP NVM IP 符合汽车 AEC-Q100 0 级和 1 级温度标准，可加快 SoC 级开发，即使在严苛的汽车制造环境中也不例外。它在多个代工厂和工艺节点之"间可用。Synopsys 的反熔丝 OTP NVM IP 在各种系统中大规模生产，包括 CMOS 图像传感器。